序列槽通信UART

UART時序如下：

本實驗具有波特率可選以及具有校驗位

頂層子產品如下

`timescale 1ns / 1ps

module uart_test1(
	input                         sys_clk,      //  系統時鐘 200Mhz 
	input                         sys_rst_n,
	input                         uart_rx,
	output                        uart_tx
);

reg[7:0]                         tx_data;
reg[7:0]                         tx_str;
reg                              tx_data_valid;
wire                             tx_data_ready;
reg[7:0]                         tx_cnt;

wire[7:0]                        rx_data;
wire                             rx_data_valid;
wire                             rx_data_ready;

reg[1:0]                         rx_data_valid_cnt;//接收有效位元組計數