3.0 接口和信号描述
3.1 SD/eMMC控制器
| 标準 | 注釋 |
| SD規範Part A2 SD Host控制器标準規範V4.00 | |
| SD規範Part 1 實體層規範V4.00 | |
| SD規範Part E1 SDIO規範V4.00 | 支援SD4.0規範，沒有UHS-II |
| 嵌入時多媒體卡(e-MMC)，電氣标準5.1 |
SD/eMMC控制器能同SD/eSD、SDIO卡和eMMC裝置連接配接，它有一個直接的記憶體接口，能發起在記憶體和外部卡之間的資料傳輸，SD/eMMC控制器支援2個不同的總線協定：SD和eMMC協定。它有一個APB從接口用來存取配置寄存器，為了存取Micro Boot 的iRAM，SD/eMMC控制器依賴記憶體控制器中的AHB重定向仲裁器。
特點：
l 支援eMMC/eSD卡的8bit資料傳輸。
l 支援SD卡的4bit資料傳輸。
l 在1-bit、4-bit、8-bit SD模式，允許卡中斷host。
l 支援SDIO卡的讀等待控制，懸挂/重新進行操作。
l 通過停止SD時鐘，支援FIFO過運作和欠運作條件。
l 支援尋址大的容量SD3.0或SD-XC卡，高達2TB
TX1提供這個控制器的兩個執行個體，SDCARD接口用來支援SD卡插座，SDIO接口可用來支援不同的相容外設，比如像第二個Wi-Fi/BT控制器，SD/SDIO控制器支援預設的和高速模式，以及高低電壓範圍。
表7 SD/MMC控制器I/O能力
| 控制器 | 總線寬度 | 支援的電壓（V） | I/O總線時鐘 | 最大帶寬（MBps） |
| SDCARD | 4 | 3.3, 1.8 | 208 | 104 |
| SDIO | 4 | 3.3, 1.8 | 208 | 104 |
表8 SD/SDIO信号描述
| 信号名稱 | 類型 | 描述 |
| SDCARD_CLK, SDIO_CLK | Output | SD/SDIO/MMC時鐘 |
| SDCARD_CMD, SDIO_CMD | Bidirectional | SD/SDIO/MMC指令 |
| SDCARD_DAT[3:0], SDIO_DAT[3:0] | Bidirectional | SD/SDIO/MMC資料總線 |
| SDCARD_WP | Input | SD寫保護 |
| SDCARD_CD# | input | SD卡檢測 |
3.2 SATA控制器
| 标準 | 注釋 |
| SATA 版本3.1 | 包括所有的錯誤，ENC和TP，除了DHU（direct head unload直接的頭解除安裝） |
| SATA進階Host控制接口（AHCI）規範，版本1.3.1 |
SATA控制器使能一個從JetsonTX1到外部SATA裝置的控制通道，SSD/HDD/ODD驅動能被連接配接，控制器支援二代驅動器的最大吞吐率。
特征：
l 端口複用支援
n 基于交換的指令（CBS）
l 支援的電纜和連接配接器
n 标準的内部連接配接器
n 内部微連接配接器
n mSATA連接配接器
n BGA SSD接口
n 不支援：外部連接配接器（eSATA）、USM、内部LIF-SATA
表9 SATA信号描述
| 信号 | 類型 | 描述 |
| SATA_RX+/- | Input | 接收資料，差分模拟輸入 |
| SATA_TX+/- | output | 發送資料，差分模拟輸出 |
3.3 顯示接口
TX1顯示控制器複合體（DisplayController Complex）內建了2個MIPI-DSI接口和2個串行輸出資源（SOR），以收集（collect）來自顯示管線(Display pipeline)的輸出像素、将它們格式化/編碼成期望的格式，然後以流的形式釋出到不同的輸出裝置，SOR由一些獨立的資源組成，能用于不同的顯示裝置比如HDMI、DP或eDP。
3.3.1 MIPI顯示串行接口（DSI）
顯示串行接口（Display SerialInterface：DSI）是并行MIPI DPI和DBI顯示接口标準的串行位流替代品。DSI減少了管腳數目和I/O電源功耗，DSI支援使能兩個顯示控制器連接配接到有MIPI DSI接收器的外部顯示。DSI傳輸像素資料從内部顯示控制器到外部第三方LCD子產品。
特點：
l PHY層
n 傳輸的開始/結束。其它帶寬外信号
n 每個DSI接口：1個時鐘LANE；多達4個資料Lanes
n 支援連接配接配置：1x4，2x4
n 2x4配置時支援雙鍊路操作。對稱/非對稱分離，兩個左右邊或奇偶組分離方案
n DSC連接配接壓縮
n 最大連接配接速度1.5Gbps，每個MIPI D-PHY1.1v版本
n 最大10MHz LP接收速率
l 帶有分發器的Lane管理層
l 帶包構造器的協定層
l 支援MIPI DSI1.0.1v版本強制特征
l 指令模式（One-shot），帶Host和/或作為master顯示控制器
l 時鐘
n 位時鐘：串行資料流位速率時鐘
n 位元組時鐘：Lane管理層位元組速率時鐘
n 應用時鐘：協定層位元組速率時鐘
l 錯誤檢測/校正
n ECC産生，用于標頭
n 檢查和産生，用于長包
l 錯誤恢複
l 高速傳輸定時
l 低電源接收定時器
l 輪回響應逾時
表10 DSI信号描述
| 名稱 | 類型 | 描述 |
| DSI_0_CLK_N/P DSI_2_CLK_N/P | 輸出 | 差分輸出時鐘，為2個1x4 DSI接口 |
| DSI_0_D[1:0]_N/P DSI_1_D[1:0]_N/P DSI_2_D[1:0]_N/P DSI_3_D[1:0]_N/P | 雙向 | DSI接口的差分資料Lane DSI_0_D[1:0]和DSI_1_D[1:0]與DSI_0_CLK相關 DSI_2_D[1:0]和DSI_3_D[1:0]與DSI_2_CLK相關 |
3.3.2 HDMI和DP（DisplayPort）接口
| 标準 | 注釋 |
| HDMI規範v2.0 | >340MHz像素時鐘 支援水印 支援Clock/4（1/40位率時鐘） |
| HDCP系統規範 v2.2 | |
| HDCO系統規範 v1.3 |
HDMI和DP接口共享同一個連接配接器上的管腳，HDMI2.0增加了新的傳輸模式，使得鍊路時鐘頻率大于340MHz高達600MHz。
特點：
l 片上HDCP存儲，不需要外部加密ROM
l 支援HDCP1.3和HDCP2.2
l HDMI
n HDMI2.0模式（3.4Gbps < 資料速率 <=6Gbps）
n HDMI1.4模式（資料速率 <= 3.4Gbps）
n 來自HAD控制器的多通道音頻，多達8個通道，192kHz24-bit
n 廠家專有的幀内（VSI）包傳輸
n 24-bit RGB和24-bit YUV444（HDMI）像素格式
n 變化最小化差分信号（TDMS）功能上達340MHz像素時鐘速率
表11 HDMI信号描述
| 信号 | 類型 | 描述 |
| DP1_TX3+ DP1_TX3- | Output | HDMI差分時鐘，載闆上要求是AC耦合且下拉（帶禁止） |
| DP1_TX[2:0]+ DP1_TX[2:0]- | Output | HDMI/DP差分資料，載闆上要求是AC耦合且下拉（帶禁止） DP1_TX0 = HDMI_TXD2 DP1_TX1 = HDMI_TXD1 DP1_TX2 = HDMI_TXD0 |
| DP1_HPD | Input | 中斷，用于熱插拔檢測，要求有電平轉換電路，因為這個叫不相容5V |
| HDMI_CEC | 雙向 | CEC 單線串行總線 NVIDIA提供低級CEC API（讀/寫），這些在早期Android版本裡是不支援的。為了增加CEC支援，需要第3方庫生效。 |
| DP1_AUX_CH+(DDC_SCL) | Output | DDC串行時鐘，要求電平偏移，因為這個腳不支援5V |
| DP1_AUX_CH-(DDC_SDA) | 雙向 | DDC串行資料，要求電平偏移，因為這個腳不支援5V |
表12 DP信号描述
| 信号 | 類型 | 描述 |
| DP1_TX[3:0]+ DP1_TX[3:0]- | 輸出 | DP差分線，載闆上要求AC耦合 |
| DP1_HPD | 輸入 | 中斷，用于熱插拔檢測 |
| DP1_AUX_CH+ DP1_AUX_CH- | 雙向 | DP輔助通道，載闆上要求AC耦合 |
3.3.3 嵌入式顯示端口接口（eDP：Embedded DisplayPort）
| 标準 | 注釋 |
| eDP1.4 | 支援eDP1.4特征： l 附加的連接配接速率 l 擴充的幀 l 電源序列 l 減少輔助定時 l 減少主電壓擺幅 |
eDP是一個混合信号接口，由4對差分輸出lane和1個PLL組成，這個PLL用來根據輸入的像素時鐘來鎖相産生一個高頻位時鐘，以便能夠按期望的模式以像素速率使每個lane處理10bit的并行資料，嵌入式顯示端口（eDP）模式（RBR 1.6GHz、2.16GHz、2.43GHz、HBR 2.7GHz、3.42GHz、4.32GHz、HBR2 5.4GHz）。
注意：eDP已經通過DP1.2b PHYCTS測試，即使eDPv1.4支援低擺幅電壓和其它中間的位率。這意味着下面的标稱電壓級别（400mV、600mV、800mV、1200mV）和資料速率（RBR、HBR、HBR2）被測試過。這個接口來重新調節電路參數，以驅動更低電壓擺幅（400mV以下），能被程式設計到其它中間位率，以滿足具體的平闆顯示屏和系統設計者的要求，
eDP子產品收集（collect）來自顯示管線輸出的像素、将它們格式化/編碼成期望的格式，然後以流的形式釋出到不同的輸出裝置，它僅驅動本地平闆顯示器（不支援外部DP端口），包括一個小的測試模式發生器和CRC發生器。
表13 eDP信号
| 信号 | 類型 | 描述 |
| DP0_TX[3:0]+ DP0_TX[3:0]- | 輸出 | eDP差分Lanes |
| DP0_HPD | 輸入 | eDP熱插拔檢測 |
| DP0_AUX_CH+ CP0_AUX_CH- | 雙向 | eDP輔助通道 |
3.4 音頻接口
通過I2S控制器在系統記憶體和音頻codec之間傳輸音頻資料流。I2S控制器支援I2S格式、左調整格式、右調整格式、DSP格式、以及I2S規範定義的格式。
I2S和PCM（主和從模式）支援的時鐘速率達24.5760MHz。
I2S控制器支援點到點串行接口的I2S數字音頻流。I2S相容産品，比如袖珍播放器、錄音帶裝置、數字音頻處理器等等可以直接連接配接到I2S控制器。控制器還支援PCM和電話模式的資料傳輸。PCM是數字化音頻的标準方法尤其是對語音。I2S控制器支援雙向音頻流且支援半雙工和全雙工模式。
特點:
l 基本的I2S模式，支援（I2S、RJM、LJM和DSP），Master和Slave模式
l PCM模式：短(1bit時鐘寬)和長幀（2bit時鐘寬）同步，無論是主還是從模式
l NW模式：獨立的slot選擇，無論是Tx還是Rx
l TDM模式靈活的多slot和slot選擇
l Capability to drive-out a High-z outside the prescribed slot fortransmission
l 流控制：外部輸入/輸出流
表14 I2S信号描述
| 信号 | 類型 | 描述 |
| I2S[3:0]_LRCK | 雙向 | 幀同步/字選擇，支援I2S/PCM音頻，接口可能是主或從 |
| I2S[3:0]_CLK | 雙向 | 串行時鐘/位時鐘。支援I2S/PCM音頻。接口可能是主或從 |
| I2S[3:0]_SDIN | Input | 資料輸入，支援I2S/PCM音頻，接口可能是主或從 |
| I2S[3:0]_SDOUT | 雙向 | 資料輸出，支援I2S/PCM音頻，接口可能是主或從 |
3.5 USB接口
| 标準 | 注釋 |
| USB規範3.0 | 參考規範中有關接口時序細節 |
| USB規範2.0 | USB電池充電規範V1.0；包括資料連接配接檢測協定。 模式：Host和Device。 速度：Low、Full、High。 參考規範中相關接口時序細節。 |
| USB增強Host控制器接口規範1.0 | 參考規範中相關接口時序細節。 |
參見Jetson TX1 OEM ProductDesign Guide所描述的被支援的USB3.0/PCIe/SATA配置和連接配接例子。
表15 USB信号
| 信号 | 類型 | 描述 |
| USB[2:0]_D- | 模拟 | USB資料負（USB2.0接口） |
| USB[2:0]_D+ | 模拟 | USB資料正（USB2.0接口） |
| USB_SS1_RX- | 輸入 | USB3.0#1：接收資料負輸入 |
| USB_SS1_RX+ | 輸入 | USB3.0#1：接收資料正輸入 |
| USB_SS1_TX- | 輸出 | USB3.0#1：發送資料負輸出 |
| USB_SS1_TX+ | 輸出 | USB3.0#1：發送資料正輸出 |
| USB_SS2_RX-(PEX1_RX-或PEX3_RX-) | 輸入 | USB3.0#2可選：接收資料負輸入 |
| USB_SS2_RX+(PEX1_RX+或PEX3_RX+) | 輸入 | USB3.0#2可選：接收資料正輸入 |
| USB_SS2_TX-(PEX1_TX-或PEX3_TX-) | 輸出 | USB3.0#2可選：發送資料負輸出 |
| USB_SS2_TX+(PEX1_TX+或PEX3_TX+) | 輸出 | USB3.0#2可選：發送資料正輸出 |
| USB_SS3_RX-(SATA_RX-) | 輸入 | USB3.0#3可選：接收資料負輸入 |
| USB_SS3_R+(SATA_RX+) | 輸入 | USB3.0#3可選：接收資料正輸入 |
| USB_SS3_TX-(SATA_TX-) | 輸出 | USB3.0#3可選：發送資料負輸出 |
| USB_SS3_t+(SATA_TX+) | 輸出 | USB3.0#3可選：發送資料正輸出 |
注釋：USB_SS0接口在連接配接器上不可用，因為它用于千兆以太網。
3.6 PCIe接口
| 标準 | 注釋 |
| PCIe基本規範2.0 | TX1滿足Gen2（5.0GT/S）資料速率的時序要求，參看标準中的完整接口定時細節 雖然NVIDIA驗證了TX1設計滿足PCIe規範，但是PCIe軟體支援可能是有限的 |
TX1內建了x5 Lane PCIe橋，使能控制路徑從TX1到外部PCIe裝置，2個PCIe Gen2控制器（一個x4，一個x1）支援連接配接到1個或2個EP上。
參見Jetson TX1 OEM ProductDesign Guide所描述的被支援的USB3.0/PCIe/SATA配置和連接配接例子。
| 信号功能 | 類型 | 描述 |
| PEX_WAKE# | Input | PCIe喚醒 這個信号用作PCIe規範定義的WAKE#信号，當這個信号被PCIe裝置斷言的時候，它請求恢複系統電源，這個信号的斷言不導緻中斷或其它結果 |
| PCIe控制器0 | ||
| PEX0_REFCLK+/- | Output | 差分參考時鐘，PEX0_REFCLK與PCIe控制器0相關 |
| PEX2_RX+/-(Lane3) PEX_RFU_RX+/-(Lane2) USB_SS1_RX+/-(Lane1) PEX0_RX+/-(Lane0) | Input | 差分接收資料Lanes，與PCIe控制器0相關 |
| PEX2_TX+/-(Lane3) PEX_RFU_TX+/-(Lane2) USB_SS1_TX+/-(Lane1) PEX0_TX+/-(Lane0) | Output | 差分發送資料Lanes，與PCIe控制器0相關 |
| PEX0_CLKREQ# | 雙向 | PCIe參考時鐘請求 這個信号是PCIe裝置用來訓示它需要PEX_REFCLKP和PEX_REFCLKN上有有效的的參考時鐘，PEX0_CLKREQ#與PCIe控制器0相關 |
| PEX0_RST# | Output | PCIe複位 這個信号用來複位所有的PCIe連接配接，在PCIe插座上的電源穩定之後，這個信号必須斷言100ms，PEX0_RST#與PCIe控制器0相關。 |
| PCIe控制器1 | ||
| PEX1_REFCLK+/- | Output | 差分參考時鐘，PEX1_REFCLK與PCIe控制器1相關 |
| PEX1_RX+/- | Input | 差分接收資料Lane，與PCIe控制器1相關 |
| PEX1_TX+/- | Output | 差分發送資料Lane，與PCIe控制器1相關 |
| PEX1_CLKREQ# | 雙向 | PCIe參考時鐘請求 這個信号是PCIe裝置用來訓示它需要PEX_REFCLKP和PEX_REFCLKN上有有效的的參考時鐘，PEX1_CLKREQ#與PCIe控制器1相關 |
| PEX1_RST# | Output | PCIe複位 這個信号用來複位所有的PCIe連接配接，在PCIe插座上的電源穩定之後，這個信号必須斷言100ms，PEX0_RST#與PCIe控制器1相關。 |
3.7 SPI接口
SPI控制器運作速度在Master模式可達65Mbps，在從模式可達45Mbps，它可以在控制器和外部裝置之間進行雙工、同步、串行通訊，SPI有4個信号：SS_N(片選)、SCSK（時鐘）、MOSI（Master資料輸出和從資料輸入）和MISO（從資料輸出和主資料輸入）。資料按照資料傳輸方向在每個SCK邊沿在MOSI或MISO上傳輸，而接收器總是在另一個SCK邊沿時刻接收資料。
特點：
l 獨立的RX FIFO和TX FIFO
l 軟體控制的位長，支援包尺寸1到32位。
l 打包模式支援位長7bit（8bit包長）和15bit（16bit包長）
l SS_N能由軟體控制來選擇，或者它能自動由硬體在包邊界産生。
l 接收比較模式（控制器在接受資料進入FIFO之前在輸入資料上監聽特定的模式）
l 同時接收和發送支援
l 支援master模式。從模式無效
表17 SPI信号描述
| 信号 | 類型 | 描述 |
| SPI[2:1]_CS[1:0]# SPI0_CS0_N | 雙向 | 片選SPI[2:1]:取決于管腳複用。每個SPI接口可能有一個或多個片選選擇。 |
| SPI[2:0]_MISO | 雙向 | Master In / Slave Out |
| SPI[2:0]_MOSI | 雙向 | Master Out / Slave In |
| SPI[2:0]_CLK | 雙向 | 串行時鐘：時鐘相位和極性可程式設計 |
圖6 SPI Master定時
表18 SPI主模式定時參數
圖7 SPI從模式時序圖
表19 SPI從模式shixu1參數
3.8 晶片之間通訊（I2C）控制器
| 标準 | 注釋 |
| NXP I2C規範 |
I2C控制器支援多主或多從，标準速度100kbit/s，快速400kbit/s，以及快速+1Mbit/s，高速3.4Mbit/s。支援7bit和10bit從位址模式
表20 I2C使用
| 接口名 | 目标應用 | TX1上的終端 |
| I2C_GP0_CLK/DAT | 多用途 | 1K歐連接配接到1.8V |
| I2C_GP1_CLK/DAT | 電源監視 | 1K歐連接配接到3.3V |
| I2C_PM_CLK/DAT | 相機 | 1K歐連接配接到1.8V |
| I2C_CAM_CLK/DAT | 相機和相機相關的功能 | 1K歐連接配接到1.8V |
| DP1_AUX_CJ+/- | 顯示：HDMI/DP(DDC) | 沒有 |
| DP0_AUX_CJ+/- | 顯示：eDP | 沒有 |
表21 I2C信号描述
| 信号 | 類型 | 描述 |
| I2C_GP[1:0]_CLK I2C_PM_CLK I2C_CAM_CLK | 雙向 | 時鐘 |
| I2C_GP[1:0]_DAT I2C_PM_DAT I2C_CAM_DAT | 雙向 | 資料 |
3.9 UART控制器
特點:
l 同步串行資料流：起始位和停止位添加到發送資料形成一個資料字元。
l 支援16450-和16550-相容模式，預設模式是16450
l 裝置時鐘高達200MHz，波特率12.5Mbit/秒
l 資料完整性可通過添加奇偶校驗位非資料字元。
l 支援字長5到8bit及可選的奇偶校驗位、1或2個停止位
l 支援數據機的控制輸入。
l DMA伺服于TX和RX
l 8bit x 36深的TX FIFO
l 11bit x 36深的RX FIFO。在FIFO模式每個條目11bit的3bit或注冊RX錯誤（break、幀、奇偶校驗錯誤作為FIFO條目的10、9、8bit）
l 自動敏感比特率檢測
l 逾時中斷，訓示是否輸入流停止
l 優先級中斷機制
l 流控制：RTS和CTS
l 内部環路
l SIR編碼/解碼(3/16或4/16波特率脈沖寬度到發送位0)
表22 UART信号描述
| 功能 | 類型 | 描述 |
| UART[2:0]_TX | Output | 發送資料 |
| UART[2:0]_RX | Input | 接收資料 |
| UART[2:0]_CTS# | Input | 清除發送 |
| UART[2:0]_RTS# | output | 請求發送 |
3.10 視訊輸入接口
MIPI相機序列槽（CSI）
| 标準 | 注釋 |
| MIPI CSI2.0接收規範 | |
| MIPI D-PHY v1.2實體層規範 |
Jetson TX1子產品具有3個MIPI CSI x4子產品，支援多種裝置類型和錄影機配置。錄影機串行接口（CSI）是基于MIPI CSI2.0标準的規範，CSI接收器，接收來自外部相機子產品使用CSI發送器發送的資料。
特點：
l 支援錄影機配置：
n 1 x4：單相機，具有4個lane傳感器，使用3個MIPI x4塊的任意一個。
n 2 x4：立體對，每個相機有4個lane，使用三個MIPI x4塊的任一對。
n 2 x2：雙相機模式，将任何MIPI x4塊拆分成兩個x2的子塊，能同時支援到6個錄影機流
l 支援輸入資料格式：
n RGB：RGB888, RGB666, RGB565, RGB555,RGB444
n YUV: YUV4522-8b, YUV420-8b(傳統的), YUV420-8b,YUV444-8b
n RAW: RAW6, RAW7, RAW8, RAW10, RAW12, RAW14
n DPCM: 使用者定義
n 使用者定義：JPEG8
n 内嵌：内嵌控制資訊
l 支援單shot模式。
l 實體層接口（MIPI D-PHY）操作模式
n 高速模式：高速差分信号，達1.5Gbps，低功耗突發傳輸
n 低電壓控制：單端1.2VCMOS級，低速信号，用于握手
n 低電壓Escape：low speedsignaling for data, used for escape command entry only. 20ms
如果2個流來自單個源，那麼這個流可以使用一個濾波器進行分離，這個濾波器按不同的虛拟通道号或資料類型進行檢索。如果使用資料類型分離，正常資料類型從嵌入的資料類型分離出來，因為僅2個像素解析器（parsers），虛拟通道和内嵌資料能力不可能同時使用。
表23 CSI信号描述
| 信号名稱 | 類型 | 描述 |
| CSI_[5:0]_CLK_N CSI_[5:0]_CLK_P | 輸入 | 差分CSI時鐘 |
| CSI_[5:0]_D[1:0]_N CSI_[5:0]_D[1:0]_P | 輸入 | 差分CSI資料Lanes，每個資料對可能會與不同的相機關聯，或CSI_[1:0]_D[1:0], CSI_[3:2]_D[1:0], CSI_[5:4]_D[1:0]可以用來與4Lanes相機接口 |
錄影機/VI（video input視訊輸入）
視訊輸入（VI）子產品從CSI接收器中接收資料，将其送到系統記憶體或專用的圖像信号處理器(ISP)執行資源，VI提供的格式RGB、YCbCr、和原始的Bayer資料，以支援多種相機使用者子產品，這些子產品包括單個和多個相機系統，可能有多達6個有效的流，這些輸入流從MIPI相容的CMOS傳感器相機子產品獲得。
表24 相機時鐘和控制信号描述
| 信号 | 類型 | 描述 |
| I2C_CAM_CLK | 雙向 | 見I2C一節 |
| I2C_CAM_DAT | 雙向 | 見I2C一節 |
| CAM[1:0]_MCLK | 輸出 | 視訊輸入Master時鐘，用于主、次相機 |
| GPIO1_CAM1_PWR# GPIO0_CAM0_PWR# | 雙向 | 相機電源控制信号：連接配接到相機的掉電腳，可用作通用目的IOs |
| GPIO5_CAM_FLASH_EN | 輸出 | 相機閃光燈使能：連接配接使能閃光燈電路，可用作通用目的IO |
| GPIO3_CAM1_RST# GPIO2_CAM-_RST# | 輸出 | 相機複位，用于相機子產品複位，如果自動聚焦使能被要求，GPIO3_CAM1_RST#到相機子產品的AF_EN腳，使用GPIO2_CAM0_RST#作為公共的複位線，可用作通用目的IOs。 |
3.11 其它接口
調試接口
TX1有一個可選的JTAG接口
表25 調試信号描述
| 信号 | 類型 | 描述 |
| JTAG_RTCK | Output | 傳回的測試時鐘 |
| JTAG_TCK | Input | 測試時鐘 |
| JTAG_TDI | Input | 測試資料入 |
| JTAG_TDO | Output | 測試資料出 |
| JTAG_TMS | Input | 測試模式選擇 |
| JTAG_TRST# | Input | 測試複位 |
PWFM（脈沖寬度/頻率調制器）
PWFM是一個頻率除法器，具有可變脈沖寬度，PWFM運作時鐘是在時鐘和複位控制器裡的裝置時鐘，最大頻率48MHz，PWFM先預分頻（除256），這個信号可在TX1腳上得到，主要用于LCD對比度和亮度調整，另一個用于風扇速度控制。
表26 PWFM信号
| 信号 | 類型 | 描述 |
| LCD0_BKLT_PWM FAN_PWM | output | LCD背光（PM3_PWM0）和FAN（PM3_PWM3）脈沖頻率調整信号，這些輸出一個頻率信号，是裝置時鐘源的分頻，及輸出一個可程式設計的脈沖寬度 |