本文介紹的是MT7686平台的規格書，這個晶片的資料在網上很少，這分資料是在一牛網論壇裡下載下傳的，有需要的可下載下傳看看
MT7686_Datasheet
MediaTek MT7686D是一種高度內建的晶片組，包括一個應用處理器、一個低功耗的1x11n單波段Wi-Fi子系統和一個電源管理單元(Ppu)。
MT7686基于ARM Cortex-M4，帶有浮點微控制器單元(MCU)，包括4MB pSRAM和4MB閃存。MT7686還支援接口，包括UART、I2C、SPI、I2S、PWM、SDIO和ADC
Wi-Fi子系統包括802.11b/g/n無線電、基帶和MAC，以滿足低功耗和高吞吐量的應用需求。它還包含32位rISC CPU，可以完全解除安裝應用處理器
MT7686系統框圖
功能概述
主處理器子系統
ARM® Cortex®-M4 with FPU
帶有FPU的Cortex-M4是一種低功耗處理器，具有三級流水線的哈佛體系結構.它減少了引腳數和低功耗，提供極高的性能效率和低的中斷延遲，非常适合嵌入式微控制器産品。
處理器包括：
• 符合IEEE 754标準的單精度浮點計算單元(FPU)
• 一種實作低延遲中斷處理的嵌套矢量中斷控制器(NVIC)
• 擴充斷點增強系統調試
• 可選記憶體保護單元(MPU)，以確定平台的安全魯棒性
Cortex-M4執行具有32位結構的拇指-2指令集，具有8位和16位微控制器的高代碼密度。該指令集與Cortex-m3/m0完全向後相容。
高速緩沖控制器
在CPU通過片上總線通路非零等待狀态存儲器(如EMI、外部閃存或引導ROM)時，實作了可配置的32 KB緩存以提高代碼提取性能。
核心高速緩存是包含在外部存儲器中的可高速緩存的資料的一小部分的副本的小的存儲器塊。如果CPU讀取可緩存的資料，則資料将被複制到核心緩存中。{\f2O}NCECPU再次請求相同的資料，它可以直接從核心緩存（稱為緩存命中）獲得，而不是再次從外部存儲器中取出來實作零等待狀态延遲
可以禁用高速緩存，并将此記憶體塊轉換為緊耦合存儲器(TCM)，這是一種用于正常資料存儲的高速存儲器。可以将TCM和Cache的大小設定為四種配置：
• 32KB cache, 64KB TCM
• 16KB cache, 80KB TCM
• 8KB cache, 88KB TCM
• 0KB cache, 96KB TCM
記憶體管理
實作了三種類型的記憶體以供使用：
1)在cpu時脈速度為零等待狀态下，最高可達96 KB的片上存儲器(Sram)。
2)嵌入式閃存32 Mbit存儲程式和資料。
3)32 Mbit的嵌入式僞SRAM(PSRAM)用于應用程式存儲。
SRAM由TCMs和L1緩存組成。L1高速緩存(高達32 KB)被實作以提高長延遲存儲器(FLASH和pSRAM)的處理器通路性能。
TCMs是為高速、低延遲和低功耗的應用而設計的。每一種中醫都有其自身的權力狀态，即活動狀态、保留狀态或權力下降狀态。必須處于正常閱讀和活動狀态。寫入通路保留狀态儲存SRAM内容，并消耗無通路的最小洩漏電流。掉電會丢失内容并消耗幾乎零的功率。
TCMs還可以被其他内部AHB主機通路，如DMA或多媒體子系統，用于低功耗應用。這些應用程式可以在TCM上運作而不給PSRAM或閃存供電以節省更多的功率
引導ROM也是為處理器引導實作的，其内容是不可改變的。
資料參考：
