Dram的研發方向，供國内行業做參考。
中頻道6月14日淩晨播報。
對3DDRAM的開發方向正浮出水面。據悉目前存儲晶片正在以垂直建構Bit Line的結構确定3DDRAM的開發方向。半導體工程專家6月8日表示：3DDRAM研究目前大緻分為Bit Line和Word Line兩種即Bit Line的方法。
SK海力士和美光正在準備通過。業界新一代開發的原因是DRAM的微細化局限性。SK海力士和美光正在研究的3DDRAM是将DRAM橫躺後垂直堆疊的概念存儲器半導體。
如果說現有的DRAM是在平面上內建半導體的結構，那麼3DDRAM則在n個層上堆疊半導體，是以可以分散半導體，采用這種結構可以擴大半導體之間的間隙，減少漏電和幹擾。另外因不使用EUV裝置生産成本也降低。
目前的3DDRAM研究大緻分為垂直Bit Line和水準。Word Line連接配接方式和垂直Word Line和水準Bit Line連接配接兩種方法。Bit Line起到讀寫的作用，Word Line起到半導體的開關作用。
·業界認為70%以上的研究是通過垂直建立Bit Line的方法進行的，對于垂直建立Bit Line和水準連接配接Word Line的方法，其優點是可以降低Bit Line電阻和電容(Parasitic cap)等。SK海力士和美光正在朝着這個方向進行研究。三星電子以垂直豎立Word Line的方法進行了研究。
但最近比起3DDRAM研究更注重4F Square的研究。由于概念相似兩家企業的3DDRAM結構非常相似，SK海力士和美光的3DDRAM結構幾乎相同，但SK海力士的3DRAM結構不使用GAA(Gate-All-Around)工程。
目前兩家企業的3DDRAM研究處于概念階段，GAA工藝差異導緻的性能差異尚不清楚。三星電子正在緻力于開發4F Square，而不是3D DRAM。F是指設計規則指DRAM的CELL面積，每當F減少時CELL面積會減少。如果采用4F Square與目前商用化的6FSquare相比，晶片面積可以減少30%左右。
