晶片設計工程師必備知識和技能學習指南（建議收藏）

內建電路工程師是一個對人的知識和技能要求都很高的職業，本人微電子本碩畢業，在晶片行業做過研發和投資10餘年，花費了3天時間梳理了相關知識要點，建議關注收藏。

1、內建電路必備的基礎知識：

（1）半導體實體與器件知識。了解半導體材料屬性，主要包括固體晶格結構、量子力學、固體量子理論、平衡半導體、輸運現象、半導體中的非平衡過剩載流子；熟悉半導體器件基礎，主要包括pn結、pn結二極管、金屬半導體和半導體異質結、金屬氧化物半導體場效應半導體、雙極半導體、結型場效應半導體等。

（2）信号與系統知識。熟悉線性系統的基本理論、信号與系統的基本概念、線性時不變系統、連續與離散信号的傅裡葉表示、傅裡葉變換以及時域和頻域系統的分析方法等，能夠了解各種信号系統的分析方法并比較其異同。

（3）模拟電路知識。熟悉基本放大電路、多級放大電路、內建運算放大電路、放大電路的頻率響應、放大電路中的回報、信号的運算和處理、波形的發生和信号的轉換、功率放大電路、直流電源和模拟電子電路讀圖等。

（4）數字電路知識。熟悉數制和碼制、邏輯代數基礎、門電路、組合邏輯電路、半導體存儲電路、時序邏輯電路、脈沖波形的産生和整形電路、數－模和模－數轉換等。

（5）微機原理知識。了解資料在計算機中的運算與表示形式，計算機的基本組成，微處理器結構，尋址方式與指令系統，彙編語言程式設計基礎，存儲器及其接口，輸入/輸出及DMA技術，中斷系統，可程式設計接口電路，總線技術，高性能微處理器的先進技術與典型結構，嵌入式系統與嵌入式處理器入門等。

（6）內建電路工藝流程知識。了解半導體技術導論，內建電路工藝導論，半導體基礎知識，晶圓制造，外延和襯底加工技術，半導體工藝中的加熱工藝，光刻工藝，等離子體工藝技術，離子注入工藝，刻蝕工藝，化學氣相沉積與電媒體薄膜沉積，金屬化工藝，化學機械研磨工藝，半導體工藝整合，CMOS工藝演化。

（7）內建電路計算機輔助設計知識。了解CMOS內建電路設計時所需的EDA工具，主要分為EDA設計工具概念、模拟內建電路EDA技術、數字內建電路EDA技術與內建電路反向分析技術等。

2、技術基礎知識

（1）硬體描述語言知識。熟悉硬體描述語言（比如VerilogHDL）的基礎文法、進階文法和與之比對的硬體電路設計基礎、進階電路設計案例等，了解VerilogHDL文法基礎，了解邏輯電路、時序綜合和狀态機等複雜電路設計問題。

（2）電子設計自動化工具知識。熟練掌握模拟內建電路設計及仿真工具Cadence Spectre、版圖設計工具Cadence Virtuoso、實體驗證工具Mentor Calibre等的使用方法，數字方面掌握數字仿真設計工具Modelsim、邏輯綜合工具Design Compiler、數字後端版圖工具IC Compiler和Encounter等使用方法。

（3）內建電路設計流程知識。熟悉利用電子設計自動化（EDA）工具進行電路仿真、綜合、版圖設計、寄生參數提取和後仿真等設計流程。參考芯想事成：【零基礎晶片入門課】Day 29 IC設計基礎筆記

（4）內建電路制造技術開發知識。熟悉半導體制造技術全貌、前段制程概述、清洗和幹燥濕法工藝、離子注入和熱處理工藝、光刻工藝、刻蝕工藝、成膜工藝、平坦化 （CMP）工藝、CMOS工藝流程、後段制程工藝、後段制程等。

（5）內建電路封裝設計知識。了解封裝工藝流程、氣密性封裝與非氣密性封裝、典型封裝技術、幾種先進封裝技術、封裝性能的表征、封裝缺陷與失效、缺陷與失效的分析技術

（6）內建電路測試技術及失效分析知識。了解內建電路測試流程，測試原理以及內建運算放大器、電源管理晶片、電可擦除程式設計隻讀存儲器晶片、微控制器晶片、數模轉換晶片等常見産品的測試方法。

3、模拟與射頻內建電路設計

• 電路設計篇

青銅段位要求：根據電路圖、工藝檔案和模型檔案，分析電路的具體工作原理；根據功能定義，完成基本功能子產品的設計或電路結構的簡單優化；使用設計類電子EDA工具，完成基本電路子產品的功能仿真。必備知識：了解元器件參數及模型知識，基礎電路結構知識。

黃金段位要求：根據應用需求，确定設計名額，完成電路子產品架構設計；對電路子產品進行各性能參數仿真驗證，并根據仿真結果進行電路優化；能完成電路版圖設計規劃，制訂電路子產品的測試與驗證方案。必備知識：模拟與射頻內建電路設計知識，半導體工藝和器件知識。

鑽石段位要求：能根據産品需求，确定電路架構及整體實施方案，規範定義各子產品的設計名額；能完成模拟子系統的設計與優化；能規劃內建電路整體版圖設計，完成整體布局。必備知識：高性能模拟與射頻內建電路設計知識， 系統架構設計知識、系統驗證及測試知識。

• 版圖設計篇

青銅段位要求：能根據工藝流程和設計檔案，完成器件的結構特點分析；能根據工藝設計規則，使用設計工具，完成簡單版圖設計；能根據工藝設計規則，使用檢查工具，完成版圖的設計規則檢查、電路版圖間的比對檢查及寄生參數提取。必備知識：工藝流程基礎知識、版圖設計工具基本操作知識、器件版圖結構知識。

黃金段位要求：能根據電路原理圖，完成對複雜電路子產品版圖及其接口的布局和規劃；能根據工藝設計規則，完成版圖的實體驗證，并對檢查出的異常進行優化設計，完成複雜電路子產品仿真及版圖設計；能結合版圖設計，完成失效分析。必備知識：版圖設計與優化知識，內建電路失效機理知識。

鑽石段位要求：能根據不同功能電路設計，規劃內建電路整體版圖、封裝布局；能完成所有模拟電路版圖從子子產品到頂層的內建設計；能優化子產品版圖性能，提升電路的可靠性。必備知識：內建電路可靠性知識、版圖設計的寄生效應知識。

4、數字內建電路設計

• 前端設計篇

青銅段位要求：能根據硬體描述語言代碼，分析數字電路基礎邏輯功能的設計原理；能根據功能規範，使用硬體描述語言進行數字電路基礎功能子產品的設計開發；能使用仿真工具對代碼進行仿真、編譯和調試，完成功能仿真。必備知識：數字邏輯電路基礎知識、硬體描述語言基礎知識。

黃金段位要求：能根據應用需求與電路整體架構，确定複雜數字電路功能子產品架構、可測性方案及實施方案；能根據複雜數字電路功能子產品的名額要求，完成相應RTL 設計、仿真、邏輯綜合、一緻性檢查、靜态時序分析、功能驗證等設計流程。必備知識：可測性方案設計知識、大規模數字內建電路設計流程知識。

鑽石段位要求：能根據産品需求，确定系統架構及實施方案，進行大規模SoC 晶片的子產品模組化及可行性評估，分解子產品并定義各子產品的功能性能名額；能根據技術名額，完成內建電路整體設計、IP 內建、仿真、邏輯綜合、一緻性檢查、靜态時序分析、功能驗證等設計流程；能規劃內建電路整體版圖布局和封裝方案；能規劃內建電路整體測試評估方案，并組織實施。必備知識：系統架構設計知識、高性能數字內建電路設計知識、系統驗證及測試相關知識、內建電路低功耗設計技術知識。

• 數字驗證篇

青銅段位要求：能根據數字電路設計方案，提取驗證功能點，撰寫簡單數字電路驗證文檔；能使用計算機進階程式設計語言與腳本解釋程式，開發簡單的子產品級數字電路驗證環境，并正确分析數字電路的邏輯時序；能使用數字電路電子設計自動化工具，進行子產品級數字電路測試及覆寫率分析。必備知識：數字內建電路設計及驗證基礎知識；計算機進階程式設計語言、硬體描述語言、腳本；編寫語言的基礎使用知識；數字電路覆寫率分析基礎知識

黃金段位要求：能根據複雜數字電路子產品的設計方案，提取驗證功能點，撰寫數字子產品驗證方案，開發接口和應用場景的測試用例；能使用數字電路驗證工具，基于驗證語言和腳本語言，開發複雜數字電路驗證環境；能進行複雜數字電路的調試，定位跟蹤問題，并對問題的解決方案提出建議。必備知識：驗證方法學知識、數字電路驗證流程知識、驗證語言和腳本語言知識。

鑽石段位要求：能根據産品功能需求及性能名額，制訂大規模SoC 晶片驗證方案，定義各功能測試點、子產品測試用例及覆寫率名額；能采用UVM 驗證方法學設計大規模SoC 晶片驗證平台架構，搭建大規模SoC 晶片系統級驗證環境。必備知識：進階驗證方法學知識、主流通信協定知識。

• 後端設計篇

青銅段位要求：能根據前端設計要求，編寫數字後端流程的腳本檔案；能完成基礎數字電路後端布局規劃、電源規劃、時鐘樹綜合、布局布線、ECO 等流程；能對數字內建電路版圖進行實體驗證；能使用工具對數字後端流程的标準單元庫進行規範化操作；能使用數字後端電子設計自動化工具進行基本操作。必備知識：數字後端腳本語言基礎知識、時序電路基礎知識。

黃金段位要求：能根據內建電路前端設計與整體版圖規劃，确定複雜數字電路子產品的版圖布局與實施方案；能根據名額要求和功能定義，采用數字後端電子自動化設計工具，完成複雜數字電路子產品布圖規劃、電源規劃和時序收斂等設計流程；能基于後端設計工具，實作電路版圖功耗、性能與面積等名額的評估與優化；能對單元庫的完整性、一緻性、時序功耗等名額進行綜合驗證與品質評估。必備知識：數字內建電路工藝庫知識、數字後端電子設計自動化工具的操作知識。

鑽石段位要求：能制訂複雜數字內建電路版圖的後端設計方案；能實作大規模SoC 版圖後端實體設計流程，完成整體版圖的稽核；能設計先進數字電路工藝庫及流程，優化後端設計方法和流程。必備知識：數字內建電路設計全流程知識、內建電路封裝知識、數字後端設計方法學知識、先進工藝相關知識。

• DFT可測性設計篇

青銅段位要求：能根據設計方案、電路架構和制造技術，撰寫子產品級內建電路的可測性設計方案；能根據可測性設計方案，使用可測性設計工具，完成簡單子產品的DFT 測試向量生成，以及簡單子產品測試向量插入後的仿真驗證； 能進行DFT 仿真驗證的調試，定位跟蹤問題。必備知識：內建電路可測性設計知識、內建電路量産測試知識、內建電路可測性設計相關電子設計自動化工具的操作知識。

黃金段位要求：能根據內建電路量産測試的要求，确定可測性設計名額，完成可測性設計實施方案和架構設計，并完成可測性設計的代碼開發；能根據內建電路量産投片的測試結果，優化可測性設計方案，提升測試向量覆寫率，降低漏篩率；能基于驗證資料，開發測試模式下的驗證案例，達到內建電路前後仿真的覆寫率要求；能基于後端資料，完善測試電路結構，實作測試模式下的時序收斂；能配合機台測試，定位跟蹤問題，并就問題的解決提出技術性方案。必備知識：內建電路量産測試電路優化及良率提升知識、機台測試基礎知識、內建電路測試裝置使用知識及測試故障分析知識。

鑽石段位要求：能制訂大規模SoC 晶片系統級量産測試方案，搭建可測性設計的整體架構，确定可測性設計的子產品劃分及評價名額；能開發大型SoC 晶片可測性設計全流程自動化腳本。內建電路設計、驗證、制造、測試全流程知識；內建電路量産評估及性能優化知識。

參考文獻《國家職業技術技能标準》和內建電路相關書籍。