可擴充CMOS後端相容的AlScN/二維溝道鐵電場效應半導體
研究背景
電子器件及其内部傳感器産生大量資料，迫切需要高速、節能的資料存儲和處理。在傳統以處理器為中心的計算中，處理器核心必須以不同的距離和速度周遊不同級别的記憶體，進而導緻資料瓶頸和低效的資料處理。近年來，人們提出了采用垂直堆疊、密集、高效和緊密內建存儲器的記憶體計算架構來克服這些資料處理瓶頸。傳統的記憶體中計算架構主要是線的前端(即存儲器與Si邏輯半導體和外圍電路在同一層上共存)，與之相比，垂直堆疊線上的前端上的存儲器陣列可以在面密度和能量效率方面提供巨大的優勢，并減少延遲。在單個單元層面，該方案需要一個快速、可靠和低能耗的非易失性存儲器(NVM)，該器件可以很容易地與處理半導體內建，而不會占用邏輯層的寶貴空間。這推動了對與後端加工(BEOL)相容的材料和器件的需求。是以，NVM器件和Si CMOS邏輯的單片三維(M3D)內建不僅從使存儲器更接近處理單元的角度來看是可取的，而且這種方法還可以減少資料瓶頸問題并增加晶片級內建密度。随着鐵電(FE)材料的最新進展，鐵電場效應半導體(FE-FET)被認為是用于M3D內建的最有前途、緊湊且節能的NVM候選者之一，因為它允許非破壞性讀取操作。
成果介紹
有鑒于此，近日，美國賓夕法尼亞大學Deep Jariwala和Roy H. Olsson III（共同通訊作者）等提出了使用2D MoS2溝道和AlScN鐵電材料的後端相容FE-FET，所有這些都是通過晶圓可擴充工藝生長的。在~80 nm的溝道長度下，制備了存儲視窗大于7.8 V、開關比大于107、導通電流密度大于250 μA um-1的FE-FET陣列。通過擴充，除了4位脈沖可程式設計的存儲器特性外，FE-FET顯示出長達10年的穩定保留時間，并且耐久性大于104個周期，進而為具有矽CMOS邏輯的2D半導體存儲器的三維異質內建開辟了新道路。文章以“Scalable CMOS back-end-of-line-compatible AlScN/two-dimensional channel ferroelectric field-effect transistors”為題發表在頂級期刊Nature Nanotechnology上。
