摘要： 提出基于OMAP-L138的便攜式裝置狀态監測與診斷儀的設計方案。介紹了其軟硬體結構設計，重點對資料采集部分的硬體及資料采集子產品的軟體設計做了詳細的介紹。利用了ARM核控制處理優勢與DSP核數字處理能力，實作低功耗高性能的優點。
關鍵詞： OMAP； 故障診斷儀； 資料采集
工業裝置的狀态監測和故障診斷，有效地保證了裝置的平穩運作，并在裝置預知維修中發揮越來越重要的作用。為了滿足石化企業對于狀态監測和故障診斷的需求，設計了一款便攜式綜合性裝置狀态監測與診斷儀器。設計中參考了信邁的OMAPL138+SPARTAN6評估闆， TI公司推出的OMAPL138雙核處理器，具備強大的複雜資料處理能力和可靠的實時性，可以實作高性能雙通道資料采集器和信号分析，現場顯示FFT頻譜圖、軸心軌迹等功能。
OMAPL138處理器綜合了DSP和ARM兩個處理器各自在實時性和計算精度上的優勢。DSP進行信号處理任務，ARM可以運作嵌入式作業系統及圖形界面，完成波形顯示、存儲及外圍器件的控制。DSP與ARM間的資料通信由DSP/BIOS橋來實作。
評估闆簡介
- 基于TI OMAP-L138（定點/浮點 DSP C674x+ARM9）+ Xilinx Spartan-6 FPGA處理器；
- OMAP-L138 FPGA 通過uPP、EMIFA、I2C總線連接配接，通信速度可高達 228MByte/s；OMAP-L138主頻456MHz，高達3648MIPS和2746MFLOPS的運算能力；
- FPGA 相容 Xilinx Spartan-6 XC6SLX9/16/25/45，平台更新能力強；
- 開發闆引出豐富的外設，包含千兆網口、SATA、EMIFA、uPP、USB 2.0 等高速資料傳輸接口，同時也引出 GPIO、I2C、RS232、PWM、McBSP 等常見接口；
- 通過高低溫測試認證，适合各種惡劣的工作環境；
- DSP+ARM+FPGA三核核心闆，尺寸為 66mm*38.6mm，采用工業級B2B連接配接器，保證信号完整性； Ø
- 支援裸機、SYS/BIOS 作業系統、Linux 作業系統。
XM138F-IDK-V3.0 是一款基于深圳信邁XM138-SP6-SOM核心闆設計的開發闆，采用沉金無鉛工藝的4層闆設計，它為使用者提供了 XM138-SP6-SOM核心闆的測試平台，用于快速評估XM138-SP6-SOM核心闆的整體性能。
XM138-SP6-SOM引出CPU全部資源信号引腳，二次開發極其容易，客戶隻需要專注上層應用，大大降低了開發難度和時間成本，讓産品快速上市，及時搶占市場先機。不僅提供豐富的 Demo 程式，還提供詳細的開發教程，全面的技術支援，協助客戶進行底闆設計、調試以及軟體開發。
1 硬體設計
1.1 處理器及其外設電路設計
OMAPL138晶片采用C6748核心和ARM926EJ-S核，兩個處理器主頻最高支援到456 MHz。C6748是一個定點浮點數字信号處理器核，它相對TMS320C6000器件功耗顯著降低，并可實作代碼相容。ARM926EJ-S是一個32 bit精簡指令集的處理器核，可以執行32 bit、16 bit指令集，處理32 bit、16 bit、8 bit資料。ARM核有一個協處理器CP15，以及8 KB的RAM、64 KB的ROM。接口支援1個10/100 M以太網接口，DDR2記憶體控制器，1個EMIFA接口，2套I2C與SPI接口，以及2套McBSP接口等[1]。OMAPL138的硬體連接配接圖如圖1所示。
OMAPL138使用EMIFA接口控制Flash的操作，使用GPCM 16 bit操作模式。FLASH選用SPANSION公司的一款容量為32 MB的晶片，用于存儲BOOT内容和應用程式。此外，OMPAL138的資料位址線順序采用SMALL_EIDEN模式，位址線和資料線的連接配接要注意最高有效位與最低有效位的順序與PowerPC等系列的處理器不一緻。
OMAPL138支援mDDR和DDR2兩種制式，本設計選用DDR2 SDRAM作為晶片的記憶體。DDR2 SDRAM采用1片DDR2晶片MT47H64M16HR來實作，單片晶片的容量是128 MB，位寬16 bit，内部分為8個BANK。隻需要配置SDCR、SDRCR、SDTIMR1、SDTIMR2這4個寄存器即可實作對DDR2的配置。OMAPL138的DDR2控制器最高速率支援150 MHz。
OMAPL138通過I2C接口連接配接一片E2PROM,型号為AT24C32CN，有 4 096×8 bit的存儲空間，用于存儲傳感器标定參數和版本資訊等。
此外OMAPL138通過MII接口連接配接網線與PC機之間的通信，還可以通過UART接口友善地與上位機進行驅動程式的調試，列印調試資訊。
1.2 資料采集電路設計
系統資料采集部分由兩路高速AD、大容量緩沖器FIFO和FPGA組成。FPGA負責高速資料采集邏輯控制、緩存FIFO邏輯控制[2]。采集得到的信号傳到OMAP中的DSP核，然後進行信号處理、完成算法，最後送給ARM核進行波形顯示等功能。資料采集子產品架構如圖2所示。
通過壓電式加速度傳感器采集得到的振動信号，首先通過信号調理放大電路，之後再經過二階巴特沃斯帶通濾波器，可以由AD采集得到純淨的加速度信号。加速度信号經過一級積分電路可得到速度信号，再經過一級積分電路可得到位移信号。
在旋轉機械狀态檢測和診斷中，鍵相信号占有重要的位置。通過電渦流傳感器産生的鍵相信号一般為-10 V左右的負脈沖，經過隔直、反相、遲滞比較之後變成3.3 V的窄脈沖，送給FPGA作為觸發采集的觸發信号。 FPGA選用Altera公司的Cyclone系列,通過OMAP上的UPP（Universal Parallel Port）接口相連接配接，将高速資料信号傳輸到OMAP的DSP核。FPGA接受鍵相電路的觸發作為資料采集的相位零點，同時控制單路或兩路AD同時對調理後的振動信号進行采集，采集得到的數值先緩存到FIFO中，然後再通過FPGA傳送到OMAP中。 在OMAP的DSP核中，可以将采集得到的振動波形進行數字信号處理，完成傅裡葉變換、軸心軌迹、動平衡等算法。最終通過DSP/BIOS橋将處理結果傳送給ARM核，在應用程式中顯示出時域圖、頻譜圖和軸心軌迹圖等。