跨時鐘域處理是FPGA設計中經常遇到的問題，而如何處理好跨時鐘域間的資料，可以說是每個FPGA初學者的必修課。如果是還在校的大學生，跨時鐘域處理也是面試中經常常被問到的一個問題。
在本篇文章中，主要介紹3種跨時鐘域處理的方法，這3種方法可以說是FPGA界最常用也最實用的方法，這三種方法包含了單bit和多bit資料的跨時鐘域處理，學會這3招之後，對于FPGA相關的跨時鐘域資料處理便可以手到擒來。
本文介紹的3種方法跨時鐘域處理方法如下：
- 打兩拍；
- 異步雙口RAM；
- 格雷碼轉換。
第一種方法：打兩拍
大家很清楚，處理跨時鐘域的資料有單bit和多bit之分，而打兩拍的方式常見于處理單bit資料的跨時鐘域問題。
打兩拍的方式，其實說白了，就是定義兩級寄存器，對輸入的資料進行延拍。如下圖所示。
應該很多人都會問，為什麼是打兩拍呢，打一拍、打三拍行不行呢？
先簡單說下兩級寄存器的原理：兩級寄存是一級寄存的平方，兩級并不能完全消除亞穩态危害，但是提高了可靠性減少其發生機率。總的來講，就是一級機率很大，三級改善不大。
這樣說可能還是有很多人不夠完全了解，那麼請看下面的時序示意圖：
data是時鐘域1的資料，需要傳到時鐘域2（clk）進行處理，寄存器1和寄存器2使用的時鐘都為clk。假設在clk的上升沿正好采到data的跳變沿（從0變1的上升沿，實際上的資料跳變不可能是瞬時的，是以有短暫的跳變時間），那這時作為寄存器1的輸入到底應該是0還是1呢？這是一個不确定的問題。是以Q1的值也不能确定，但至少可以保證，在clk的下一個上升沿，Q1基本可以滿足第二級寄存器的保持時間和建立時間要求,出現亞穩态的機率得到了很大的改善。
如果再加上第三級寄存器，由于第二級寄存器對于亞穩态的處理已經起到了很大的改善作用，第三級寄存器在很大程度上可以說隻是對于第二級寄存器的延拍，是以意義是不大的。
可能對于這部分的解釋不是很到位，不過還是希望大家能夠多思考一下，歡迎大家批評指正。
第二種方法：異步雙口RAM
處理多bit資料的跨時鐘域，一般采用異步雙口RAM。假設我們現在有一個信号采集平台，ADC晶片提供源同步時鐘60MHz，ADC晶片輸出的資料在60MHz的時鐘上升沿變化，而FPGA内部需要使用100MHz的時鐘來處理ADC采集到的資料（多bit）。
在這種類似的場景中，我們便可以使用異步雙口RAM來做跨時鐘域處理。先利用ADC晶片提供的60MHz時鐘将ADC輸出的資料寫入異步雙口RAM，然後使用100MHz的時鐘從RAM中讀出。
對于使用異步雙口RAM來處理多bit資料的跨時鐘域，相信大家還是可以了解的。當然，在能使用異步雙口RAM來處理跨時鐘域的場景中，也可以使用異步FIFO來達到同樣的目的。
第三種方法：格雷碼轉換
對于第三種方法，Kevin在大學裡邊從沒接觸過，也是在工作中才接觸到。
我們依然繼續使用介紹第二種方法中用到的ADC例子，将ADC采樣的資料寫入RAM時，需要産生RAM的寫位址，但我們讀出RAM中的資料時，肯定不是一上電就直接讀取，而是要等RAM中有ADC的資料之後才去讀RAM。這就需要100MHz的時鐘對RAM的寫位址進行判斷，當寫位址大于某個值之後再去讀取RAM。
在這個場景中，其實很多人都是使用直接用100MHz的時鐘于RAM的寫位址進行打兩拍的方式，但RAM的寫位址屬于多bit，如果單純隻是打兩拍，那不一定能確定寫位址資料的每一個bit在100MHz的時鐘域變化都是同步的，肯定有一個先後順序。如果在低速的環境中不一定會出錯，在高速的環境下就不一定能保證了。是以更為妥當的一種處理方法就是使用格雷碼轉換。
對于格雷碼，相鄰的兩個數間隻有一個bit是不一樣的（格雷碼，在本文中不作詳細介紹），如果先将RAM的寫位址轉為格雷碼，然後再将寫位址的格雷碼進行打兩拍，之後再在RAM的讀時鐘域将格雷碼恢複成10進制。這種處理就相當于對單bit資料的跨時鐘域處理了。
對于格雷碼與十進制互換的代碼，僅提供給大家作參考：
代碼使用的是函數的形式，友善調用，op表示編碼或者譯碼，WADDRWIDTH和RADDRWIDTH表示位寬。