1. 概述
Spartan6系列是一類低成本高容量的FPGA，采用45nm低功耗敷銅技術，能在功耗、性能、成本之間很好地平衡；
Spartan6系列内部采用雙寄存器、6輸入的LUT，還有一系列的内建系統級子產品，這些系統級子產品有18Kb Block Ram、第二代DSP48A21 Slice、SDRAM存儲器接口（DDR接口）、強健的混合型時鐘管理子產品、Select IO技術、優化的高速串行收發器GTP Transceiver、PCIE接口、先進的系統級電源管理模式、可自動檢測配置、具有AES和Device DNA保護的加強IP。Spartan6特别适合于高容量的邏輯設計、面向使用者的DSP設計、低成本設計。
圖 1Spartan-6晶片XC6SLX16
2. Spartan6的特點
- 兩小類
Spartan-6 LX FPGA優勢是邏輯優化；
Spartan-6 LXT FPGA優勢是高速串行連接配接性；
- 低設計成本
- 低動靜态功耗
45nm技術對功耗做了優化；
睡眠模式零功耗；
挂起模式時可保持晶片内部狀态、并有多個引腳可實作晶片的喚醒操作；
LX FPGAs, -1L使用1.0V的核心電壓；LX and LXT FPGAs, -2, -3, and -3N使用1.2V的核心電壓；
- Select IO可采用多電平标準
每對差分IO最高可達1080Mb/s的資料傳輸速度；
每個引腳的輸出電流最高可達24mA；
1.2--3.3V電平标準和協定供選擇；
低功耗的HSTL、SSTL存儲器接口技術；
符合熱插拔規範；
可調節IO接口片斜率以提高信号完整性；
- 高速串行收發器（LXT FPGA才有）
最高可達3.2Gbps；
支援的高速接口包括Serial ATA, Aurora,1G Ethernet, PCI Express, OBSAI, CPRI, EPON,GPON, DisplayPort, and XAUI；
- PCIE接口設計用到的Endpoint block（LXT FPGA才有）
- 支援PCI接口，與33MHZ、32bit/64bitPCI協定相容
- 高效的DSP48A1子產品
快速的18X18乘法器或48bit累加器，具備流水化瀑布化能力；
- 內建的存儲器控制接口子產品
支援DDR, DDR2, DDR3, and LPDDR；
資料率最高可達800Mb/s；
存儲器控制接口有多個端口，每個端口包含各自的獨立地FIFO，可實作存儲器的高速讀寫；
- 足夠的邏輯資源
可選的移位寄存器或分布式RAM；
高效的6輸入LUT；
- Block RAM
每個Block RAM 18Kb大小，一個Block RAM可以通過程式設計當做兩個9Kb大小的Block RAM使用；
- Clock Management Tile (CMT)時鐘管理子產品；
16個低偏斜的時鐘網絡；内部DCM可消除時鐘偏斜和周期扭曲變化；内部PLL可實作相位鎖定，實作時鐘低抖動；
- 簡化的器件配置
有兩個引腳用于配置方式的自動檢測；
支援SPI Flash（最多4個）和Nor Flash配置；
以JTAG進行程式設計的 Xilinx Platform Flash ；
支援多重引導，便于遠端更新；
- 對設計的安全保護
獨一無二的Device DNA标志用于設計認證；
AES比特流加密；
- 支援MicroBlaze軟處理器系統
- 豐富的工業IP和參考設計
3. Spartan6的資源
下表是Spartan-6系列各型号的邏輯資源情況，對該表的解釋如下：
-
-
- 每個SLICE包含4個LUT和8個flip-flops；
- 每個DSP48A1 slice包含1個18X18乘法器、1個48bit累加器、1個加法器；
- 每個18Kb的Block RAM可以用作2個9Kb的Block RAM；
- 每個CMT包含2個DCM和1個PLL；
- 在-3N 速度等級的器件裡沒有存儲器接口（DDR接口）；
-
表格 1Spartan-6 FPGA邏輯資源一覽表
下表是Spartan-6系列的IO資源情況，其中，GTP的個數是指GTP Lane的個數。
表格 2 Spartan-6系列IO資源一覽表
接觸FPGA時間不長，可以說是初學者，包括調研選型、關鍵技術突破、知識短闆補缺等，随着時間的推移，會不斷地根據實踐經驗回報完善以前的經驗，力求每一個要論述的問題精準完備，具有高度可信的參考價值，大家多多提提建議，幫助我成為一個更優秀的項目負責人，讓我們一起共同進步，謝謝大家！