目錄
1. 概述
2. 時鐘
3. 同步協定
4. 參數了解
1. 概述
在JESD204接口出現以前，數模轉換器的數字接口絕大多數是差分LVDS的接口，這就造成了布闆的困難，當PCB的密度很大的時候就需要增加闆層進而造成制版的成本。但是JESD204需要進行嚴格的同步和時延的測量，接口邏輯會比LVDS複雜。JESD204 有不同的版本，但是大部分用的subclass1。
2. 時鐘
device clock 是器件工作的主時鐘，一般在模數轉換器裡為采樣時鐘或者整數倍頻的時鐘，其協定本身的幀和多幀時鐘也是基于device clock 。sysref是用于訓示不同轉換器或者邏輯的device clock的沿，或者不同器件間的deterministic latency 的參考。
device clock 和sysref必須滿足的時序關系。sysref 的第一個上升沿要非常容易的能被device clock捕捉到。通常會因為PCB 的線長以及時鐘器件不同，通道輸出時的skew會帶來一定的誤差，device clock的上升沿不一定正好在sysref 的脈沖正中間，工程上隻要在一定範圍内就能保證JESD204收發正常工作。
sysref 在我以前的設計中，用的是，同步上以後，就沒有sysref信号，也就IP 配置的時候sysref off。
3. 同步協定
CGS：代碼組同步（code group sync）當發送端檢測到syncb信号為低電平時啟動發送8B10B 中的K28.5碼，本段資料段不進行擾碼和位元組替換操作，接收端檢測到最少4個BC位元組後可釋放SYNCb信号；
ILA：初始化多幀序列 （initial lane alignment）該階段發送連續4個初始化多幀（多幀是由K個幀組成，位元組數為K*F），此樣本資料段不進行擾碼和位元組替換。初始化多幀以8B10B中的K28.0開始以K28.3結束，其中第二個多幀的第二位元組K28.4關鍵字用來訓示目前多幀在緊跟着K28.4的後續14個位元組是參數配置資訊。表2是具體的配置參數定義。
DATA：資料傳輸階段 （data transmission ），該階段進行資料傳輸，規範中要求該階段的資料需要進行位元組替換（擾碼和不擾碼的位元組替換規則不同）。
位元組替換規則：
1、沒有使能擾碼情況下的位元組替換規則
2、 使能擾碼情況下的位元組替換規則
JESD204B規定的擾碼、解擾碼生成多項式
4. 參數了解
具體實作可以參考 http://xilinx.eetrend.com/blog/2020/100049267.html 小青菜哥哥的博文
目錄