1. 關于奇偶存儲體的相關問題
- 分奇偶存儲體的原因：存儲器是按位元組組織的，一個位元組8位，而8086有16根資料線，産生沖突。
- 當8086對偶位址單元進行操作時，A0引腳一定為0；當8086對奇位址單元進行操作時，BHE引腳一定為0（此時A0引腳不一定為1，因為存在按位元組操作和按字操作的問題）
- 向存儲器寫入一個字，對準（需要一個總線周期）和未對準（需要兩個總線周期）的過程：
2. SRAM晶片Intel6264
3. 存儲器電路連接配接與位元組擴充
4. 存儲器譯碼電路設計
- 首先确定需要多少個存儲晶片，再寫出20位位址線；
- 确定哪些位址線是用于片内尋址（對于8086-6264，則為A1-A13；對于8088-6264，則為A0-A12）；
- 确定所有存儲晶片位址碼的公共部分（不變的部分），該部分譯碼（可以有全位址譯碼和部分位址譯碼兩種方式）産生子產品選擇信号；
- 公共部分和片内尋址部分之間的則為片間尋址部分；
- 子產品選擇信号、片間選擇信号、控制信号（M/IO、A0、BHE）一起譯碼産生片選信号。
控制信号一定要參與譯碼！
5. 存儲器的位擴充
當選擇的存儲器的位數不夠8位時，需要先進行位擴充生成8位的存儲器子產品，然後再使用該子產品進行位元組擴充設計存儲器電路。
如使用兩片1K*4bit的存儲器擴充成1K*8的存儲器：（注意分拆了資料線）
6. 兩種片選信号的産生方式
全位址譯碼：
- 除片内尋址用的位址線之外其餘位址線全部參與片選信号的譯碼；
- 通路該存儲晶片内單元的位址是唯一的；
- 優點：節省存儲器空間；缺點：位址譯碼電路複雜。
部分位址譯碼：
- 某些高位位址線被省略不參與片選信号的譯碼；
- 存儲器位址空間會産生重疊，重疊空間數=2^n（n為省略位址線的個數）
- 優點：位址譯碼電路得到簡化；缺點：可用的存儲空間縮小。