上周星期天（12月17日）全網公開課《算法的verilog實作-FIR濾波器的設計實作》
（ps：教育訓練班大部分是學習設計技巧，如給定功能，如何進行設計等。這才是FPGA工程師的核心能力！！QQ：8546，18250 ） http://www.mdy-edu.com/product/609.html
上周星期天（12月17日）全網公開課《算法的verilog實作-FIR濾波器的設計實作》
（ps：教育訓練班大部分是學習設計技巧，如給定功能，如何進行設計等。這才是FPGA工程師的核心能力！！QQ：8546，18250 ） http://www.mdy-edu.com/product/609.html
![VAVIDO中AURORA IPcore調用[圖]](data:image/gif;base64,R0lGODlhAQABAIAAAP///wAAACwAAAAAAQABAAACAkQBADs=)