2---驅動設計的硬體基礎

處理器

中央處理器體系架構

馮·諾伊曼結構 普林斯頓結構	哈佛結構
存儲結構 程式指令存儲器和資料存儲器	合并存儲	分開存儲
資料寬度	相同	不同

此外，哈佛結構還采用了獨立的程式總線和資料總線，分别作為CPU 與每個存儲器之間的專用通信路徑，具有較高的執行效率

中央處理器指令集

RISC 精簡指令集計算機	CSIC 複雜指令集計算機
優點	減少指令集、指令單周期執行	指令的能力、減少目标代碼的數量
缺點	目标代碼會更大	指令複雜，指令周期

ARM、MIPS、PowerPC等CPU核心都采用了RISC指令集。目前，RISC和CSIC的融合非常明顯

非易失存儲器Flash閃存

NOR Flash
和CPU的接口	典型的類SRAM接口 不需要增加額外的控制電路	由相應的控制電路進行轉換
特點	可晶片内執行程式	塊方式進行通路，晶片内不執行
比較	相對NOR Flash，NAND Flash的容量大、價格低，擦除、程式設計速度快

Flash 的程式設計原理都是隻能将1 寫為0，而不能将0 寫為1。是以在Flash 程式設計之前，必須将對應的塊擦除，

而擦除的過程就是把所有位都寫為1的過程，塊内的所有位元組變為0xFF

一個 NAND Flash的接口主要包含如下信号。

•  I/O 總線：位址、指令和資料通過這組總線傳輸，一般為8 位或16 位。
• 晶片啟動（Chip Enable，CE#）：如果沒有檢測到CE#信号，那麼，NAND器件就保持待機模式，不對任何控制信号做出響應。
• 寫使能（Write Enable，WE#）： WE#負責将資料、位址或指令寫入NAND之中。
• 讀使能（Read Enable，RE#）： RE#允許資料輸出。
• 指令鎖存使能（Command Latch Enable，CLE）： 當 CLE 為高時，在WE#信号的上升沿，指令将被鎖存到NAND指令寄存器中。
• 位址鎖存使能（Address Latch Enable，ALE）：當ALE 為高時，在WE#信号的上升沿，位址将被鎖存到NAND 位址寄存器中。
• 就緒/忙（Ready/Busy，R/B#）：如果NAND 器件忙，R/B#信号将變低。該信号是漏極開路，需要采用上拉電阻。

接口與總線

序列槽

RS-422 改進了RS-232 通信距離短、速率低的缺點

在RS-422 的基礎上制定了RS-485 标準，增加了多點、雙向通信能力（即允許多個發送器連接配接到同一條總線上），同時增加了發送器的驅動能力和沖突保護特性，并擴充了總線共模範圍

RS-232 修改版RS-232C是嵌入式系統應用最廣泛的串行接口，它為連接配接DTE（資料終端裝置）與DCE（資料通信裝置）而制定

廣泛應用于對等通信，如Windows 超級終端、Linux minicom用來連接配接電路闆控制台等。

I2C（内置內建電路）

I2C總線支援多主要（multi-mastering）模式，任何能夠進行發送和接收的裝置都可以成為主裝置。主要能夠控制資料的傳輸和時鐘頻率，在任意時刻隻能有一個主要。

組成I2C總線的兩個信号為資料線SDA和時鐘線SCL

• 串行資料線SDA接口電路是雙向的

1. 輸出電路用于向總線發送資料
2. 輸入電路用于接收總線上的資料

• 串行時鐘線SCL也是雙向的

1. 主機要通過SCL 發送時鐘信号，并檢測總線上SCL 上的電平以決定什麼時候發下一個時鐘脈沖電平；
2. 從裝置需按總線上SCL的信号發送或接收SDA上的信号，向SCL 發出低電平信号以延長總線時鐘信号周期。

USB（通用串行總線）

資料傳輸率高、易擴充、支援即插即用和熱插拔

USB提供了4 種傳輸方式以适應各種裝置的需要

• 控制（Control）傳輸方式
• 同步（Synchronization）傳輸方式
• 中斷（Interrupt）傳輸方式
• 批量（Bulk）傳輸方式

以太網接口

由MAC（以太網媒體接入控制器）和PHY（實體接口收發器）組成，MAC 和PHY 之間采用MII（媒體獨立接口）連接配接。

ISA（工業标準結構總線）

ISA總線的信号可分為3 組。

• 總線基本信号：ISA總線工作所需要的最基本信号，含複位、時鐘、電源、地等。
• 總線通路信号：用于通路ISA總線裝置的位址線、資料線以及相應的應答信号。
• 總線控制信号：中斷和DMA請求。

PCI（外圍部件互連）

描述如何将計算機系統中的外圍裝置以一種結構化和可控化的方式連接配接在一起，給出了外圍裝置在連接配接時的電氣特性和行為規約，并且詳細定義了計算機系統中的各個不同部件之間應該如何正确地進行互動。

特點：

• 資料總線32位，可擴充到64位。
• 可進行突發（burst）模式傳輸。
• 總線時鐘頻率為33MHz或66MHz，最高傳輸率可達528MB/s。
• 采用中央集中式總線仲裁。
• 支援全自動配置、資源配置設定，PCI 卡内有裝置資訊寄存器組為系統提供卡的資訊，可實作即插即用。
• PCI總線規範獨立于微處理器，通用性好。
• PCI裝置可以完全作為主要裝置控制總線

突發方式傳輸是指取得總線控制權後連續進行多個資料的傳輸。突發傳輸時，隻需要給出目的地的首位址，通路第1個資料後，第2～n個資料會在首位址基礎上按一定規則自動被尋址和傳輸。與突發方式對應的是單周期方式，它在1個總線周期隻傳送1個資料。

CPLD（複雜可程式設計邏輯器件）由完全可程式設計的與或門陣列以及宏單元構成

FPGA（現場可程式設計門陣列）基于LUT（查找表）工藝

查找表本質上是一片RAM，當使用者通過原理圖或HDL（硬體描述語言）語言描述了一個邏輯電路以後，FPGA 開發軟體會自動計算邏輯電路的所有可能的結果，并把結果事先寫入RAM。這樣，輸入一組信号進行邏輯運算就等于同輸入一個位址進行查表，并輸出對應位址的内容。