AMD銳龍7000預設支援DDR5-5200：
宇瞻剛剛确認AMD ZEN4架構銳龍7000處理器将預設支援比英特爾12代酷睿更高的DDR5-5200記憶體。
除了更高的預設記憶體頻率支援，預計AMD還會推出名為EXPO的記憶體自動超頻技術，該技術允許記憶體配置檔案同時提供高帶寬和低延遲兩種預設。
預計AMD将在下月底舉辦的COMPUTEX 2022上宣布銳龍7000處理器，産品上市時間可能會更晚一些。
3D NAND技術創新：從GAA到溝槽架構
位于比利時的微電子研究中心（IMEC）最近撰文介紹了3D NAND閃存技術發展趨勢，并提出多項技術創新研究方向。NAND閃存進入3D堆疊時代已有近10年時間，堆疊層數從最初的24層一直發展到現在的176層，未來還将繼續增加到500層甚至1000層，不過IMEC已經敏銳地發現：單靠增加堆疊層數面臨沉積和蝕刻工藝技術挑戰，1000層堆疊高度可能需要到2030年才能實作，導緻閃存密度提升速度放緩。
IMEC的研究目标是在3D NAND之下繼續縮減閃存單元的xyz長寬高間距，其中就包括用溝槽式架構取代目前使用的GAA架構。在新架構中閃存單元不再是圓形的，在溝槽的兩端有兩個半導體，可以将xy間距從目前的140納米降低到30納米，實作更高的存儲密度。
铠俠在2019年宣布的Twin BiCS似乎與之類似。铠俠宣稱該技術不但可以提高存儲容量，還能提升寫入速度、降低電子洩露水準，但不确定何時能夠實用化。
溝槽式架構縮小了閃存單元的xy間距，而z間距降低則需要從新材料入手，用钌（Ru）、钼（Mo）取代鎢（W），進而在不增加電阻率的情況下将垂直字線間距從目前的50到60納米降低到40納米，進而實作更高的存儲密度。
除了3D NAND之外，IMEC還看好3D鐵電場效應半導體（3D-FeFET）的未來發展。3D FeFET的讀寫速度優于3D NAND，并且壽命更長，是低延遲存儲的理想選擇。