蘋果M1 Ultra晶片的橫空出世，讓晶片「拼接」技術受到了更多的矚目。
通過将兩塊本已性質卓越的M1 Max晶片「拼接」，M1 Ultra号稱性能超越英特爾頂級CPU i9 12900K和NVIDIA家的GPU旗艦RTX3090。
此種造芯「魔法」，不可謂不厲害。事實上，這種「魔法」，也并不是蘋果家的獨門絕技。
M1 Ultra之後，NVIDIA也在3月GTC公布了兩塊CPU「拼接」的Grace CPU超級晶片，據估計，其性能是未釋出的第五代頂級CPU的2~3倍。AMD EPYC系列CPU據稱也利用了「拼接」技術，實作了晶片設計成本減半效果。
我們會發現，這種「拼接」大法後面，都有個叫「UCIe标準」的東西，而近期，一家國産廠商也宣布，率先推出國産自主研發實體層相容UCIe标準的IP解決方案。
「UCIe」是什麼？
「UCIe」全稱為Universal Chiplet Interconnect Express，是業界在晶片封裝層面确立互聯互通的統一标準。今年3月初，英特爾、AMD、ARM、Google Cloud、Meta（Facebook）、微軟、高通、三星、台積電等聯合宣布，成立行業聯盟，以建立小晶片生态系統，制定小晶片互聯标準規範「UCIe」。
簡單來說，UCIe标準意味着各種晶片互連的晶片「拼接」大法将出現越來越多的用例。
國産廠商緊跟腳步
4月，「一站式IP和晶片定制」領域國産廠商芯動科技宣布，率先推出國産自主研發實體層相容UCIe标準的IP解決方案——Innolink Chiplet。據稱，這是國内首套跨工藝、跨封裝的Chiplet（芯粒）連接配接解決方案，已在先進工藝上量産驗證成功。
芯動技術總監兼Chiplet架構師高專表示，芯動科技在Chiplet互聯技術領域耕耘多年，積累了大量的客戶應用需求經驗，且與前述成立「UCIe」聯盟的英特爾、台積電、三星、美光等業界大廠都有密切的技術溝通和合作。
他表示，芯動科技在兩年多前就開始了Innolink 的研發工作，并在2020年Design Reuse的全球會議上首次向業界公開了Innolink A/B/C技術，率先明确了Innolink B/C基于DDR的技術路線。Innolink 的實體層與UCIe的标準保持一緻，是「國内首發、世界領先的相容UCIe标準的Chiplet解決方案」。
「Innolink背後的技術極為複雜……芯動掌握了高速SerDes、GDDR6/6X、LPDDR5/DDR5、HBM3、基闆和Interposer設計方案、高速信号完整性分析、先進工藝封裝、測試方法等等世界領先的核心技術……經過大量客戶需求落地和量産驗證疊代……」，高專還表示。
「UCIe」的意義
晶片「拼接」魔法的背後，也是長期被認為門檻相對較低的「封裝」的重要性。
制程工藝幾納米？這是受到更多人關注的技術話題和名額，但制程工藝發展至今，加工精度幾乎已逼近原子級别，摩爾定律下，面臨「量子隧穿效應」等難以突破的實體極限困擾。于是，「封裝」層面的突破，成了業界新的努力方向。将生産好的、甚至不同制程的晶片整合到同一個封裝内，通過裸片對裸片連接配接，減少産品開發的時間和成本的Chiplet（小晶片）模型，就此應運而生。
「UCIe」聯盟之前，AMD、英特爾、台積電等行業巨頭都推出過類似Chiplet的設計，為實作不同晶片互連這個目标做了很多探索，至今年3月，UCIe終于成立，晶片拼接時代進入了新的一頁。