苹果M1 Ultra芯片的横空出世，让芯片「拼接」技术受到了更多的瞩目。
通过将两块本已性质卓越的M1 Max芯片「拼接」，M1 Ultra号称性能超越英特尔顶级CPU i9 12900K和NVIDIA家的GPU旗舰RTX3090。
此种造芯「魔法」，不可谓不厉害。事实上，这种「魔法」，也并不是苹果家的独门绝技。
M1 Ultra之后，NVIDIA也在3月GTC公布了两块CPU「拼接」的Grace CPU超级芯片，据估计，其性能是未发布的第五代顶级CPU的2~3倍。AMD EPYC系列CPU据称也利用了「拼接」技术，实现了芯片设计成本减半效果。
我们会发现，这种「拼接」大法后面，都有个叫「UCIe标准」的东西，而近期，一家国产厂商也宣布，率先推出国产自主研发物理层兼容UCIe标准的IP解决方案。
「UCIe」是什么？
「UCIe」全称为Universal Chiplet Interconnect Express，是业界在芯片封装层面确立互联互通的统一标准。今年3月初，英特尔、AMD、ARM、Google Cloud、Meta（Facebook）、微软、高通、三星、台积电等联合宣布，成立行业联盟，以建立小芯片生态系统，制定小芯片互联标准规范「UCIe」。
简单来说，UCIe标准意味着各种芯片互连的芯片「拼接」大法将出现越来越多的用例。
国产厂商紧跟脚步
4月，「一站式IP和芯片定制」领域国产厂商芯动科技宣布，率先推出国产自主研发物理层兼容UCIe标准的IP解决方案——Innolink Chiplet。据称，这是国内首套跨工艺、跨封装的Chiplet（芯粒）连接解决方案，已在先进工艺上量产验证成功。
芯动技术总监兼Chiplet架构师高专表示，芯动科技在Chiplet互联技术领域耕耘多年，积累了大量的客户应用需求经验，且与前述成立「UCIe」联盟的英特尔、台积电、三星、美光等业界大厂都有密切的技术沟通和合作。
他表示，芯动科技在两年多前就开始了Innolink 的研发工作，并在2020年Design Reuse的全球会议上首次向业界公开了Innolink A/B/C技术，率先明确了Innolink B/C基于DDR的技术路线。Innolink 的物理层与UCIe的标准保持一致，是「国内首发、世界领先的兼容UCIe标准的Chiplet解决方案」。
「Innolink背后的技术极为复杂……芯动掌握了高速SerDes、GDDR6/6X、LPDDR5/DDR5、HBM3、基板和Interposer设计方案、高速信号完整性分析、先进工艺封装、测试方法等等世界领先的核心技术……经过大量客户需求落地和量产验证迭代……」，高专还表示。
「UCIe」的意义
芯片「拼接」魔法的背后，也是长期被认为门槛相对较低的「封装」的重要性。
制程工艺几纳米？这是受到更多人关注的技术话题和指标，但制程工艺发展至今，加工精度几乎已逼近原子级别，摩尔定律下，面临「量子隧穿效应」等难以突破的物理极限困扰。于是，「封装」层面的突破，成了业界新的努力方向。将生产好的、甚至不同制程的芯片整合到同一个封装内，通过裸片对裸片连接，减少产品开发的时间和成本的Chiplet（小芯片）模型，就此应运而生。
「UCIe」联盟之前，AMD、英特尔、台积电等行业巨头都推出过类似Chiplet的设计，为实现不同芯片互连这个目标做了很多探索，至今年3月，UCIe终于成立，芯片拼接时代进入了新的一页。