據悉，英特爾或再次把精力放在了半導體設計的研究上，以加速 2nm 及以下晶片制程工藝的出世。
近日，一項已認證的專利顯示，英特爾已研發出“堆疊式叉闆半導體”（Stacked Forksheet Transistors）。
據了解，該專利申請是由英特爾的元件研究小組送出，這表明其有興趣開發更快以及用相同功率發揮更大作用的晶片。
此外，英特爾所研發的這種堆疊式叉闆半導體可以實作垂直堆疊的 3D CMOS 結構。
該設計被描述為一種半導體器件，其使用靠近主幹邊緣的垂直半導體通道堆疊制成，第二個半導體堆疊在第一個半導體的頂部，第二半導體也同樣堆疊有緊鄰主幹的垂直半導體通道。
圖 | 堆疊式叉闆半導體的透視圖說明（來源：美國專利資料庫 FPO）
然而，從專利檔案中并不能看到充足的技術細節，實際上英特爾也未送出可參考的 PPA（power, performance and area，功率、性能和面積）改進資料。
已知的是，該堆疊叉闆半導體主要是将納米帶半導體與鍺原子薄膜進行組合應用。其中，鍺原子薄膜是作為介電壁（Dielectric Wall），起到對垂直堆疊的各層半導體進行實體分隔的作用，同時也是 p-栅極溝槽和 n-栅極溝槽之間的絕緣體。
在這種設計架構下，NMOS（N-Metal-Oxide-Semiconductor，N 型金屬-氧化物-半導體）與 PMOS（Positive Channel Metal Oxide Semiconductor，P 型金屬-氧化物-半導體）半導體之間的排列會越為緊密，能夠留出更多的空間，但各自的功能并不會是以受到影響。
相較目前性能最先進的三栅極半導體而言，堆疊式叉闆半導體的體積雖然也很難縮小，但這種設計允許增加半導體的數量。
通過這種堆疊半導體技術，英特爾不僅可以在晶片中加入更多半導體，而且能夠使晶片以三維而不是目前晶片上使用的二維技術發送信号，以實作半導體之間更快速地通信。
早在 2019 年，英特爾就在國際電子元件會議（International Electron Devices Meeting，IEDM）上展示了這項堆疊半導體技術，當時該技術還處于研發階段。
不過，該公司至今仍未公開堆疊叉闆技術在半導體性能、密度和效率方面的相關資料。
事實上，英特爾并不是唯一一家研究堆疊叉闆技術的公司。
2019 年，比利時微電子研究中心（Interuniversity Microelectronics Centre，IMEC）的一個研究小組在網上釋出了一份檔案，描述了一種相關技術的半導體，他們将其稱之為堆疊叉闆半導體。
相比傳統半導體技術，IMEC 的這種半導體在應用于 2nm 制程晶片工藝時，半導體密度得到了顯著提高。
資料顯示，在恒定頻率下，該堆疊叉闆半導體的運算速度得到 10% 的提升，能效得到 24% 的提升，單元面積減少了 20%。此外，通常用于晶片上高速緩存的靜态随機存取存儲器（Static Random-Access Memory，SRAM）将減少 30% 的占用空間，這是占據晶片總面積的主要“成員”之一。
這表明，在 2nm 及以下工藝節點，堆疊叉闆半導體技術有助于提升晶片的性能。
一直以來，英特爾和 IMEC 共同在納米電子學（Nanoelectronics）上建立了長期且緊密的聯系，IMEC 此前的這項研究成果也成為英特爾本次新專利的基礎。
需要注意的是，并非所有通過的專利都有機會變為真實産品或制造技術。
圖 | 堆疊式叉闆半導體的平面圖和橫截面圖（來源：美國專利資料庫 FPO）
目前，還不能确定英特爾是否會将堆疊式叉闆半導體用到其 2nm 工藝，而英特爾也沒有對其提議的叉片半導體的性能做出任何聲明或預測。
不過，既然英特爾送出了這項堆疊式叉闆半導體的專利，就表明其是有一定存在意義的。畢竟，該公司比大衆更了解這項技術的可行性。
幾十年來，英特爾一直采用數字遞減加納米等尺寸機關的方式來為晶片工藝節點命名，尺寸是指栅極之間的距離。前不久，該公司改變了這種命名方式，以更好地反映向新時代的過渡。
據悉，英特爾将把 Intel 3 之後的下一個節點命名為 Intel 20A，并在 2024 年推出該制程工藝。其中，20A 相當于 2nm，A 代表“埃”（Angstrom）。
除了新的節點命名方式外，英特爾還表示，将對 20A 進行兩大方面的突破性改進。
在該工藝節點中，英特爾将用全新的GAA RibbonFET（Gate-All-Around RibbonFET）半導體架構取代原來的 FinFET 半導體技術，并加以運用 PowerVia 供電技術。
此外，英特爾還表明會對 Intel 20A 進行一些新的改進，這将推動 Intel 18A 的發展。結合此次英特爾在半導體架構方面的新專利來看，其對 Intel 20A 的新改進或許就是堆疊式叉闆半導體的應用。
-End-
參考：
https://techxplore.com/news/2022-01-intel-stacked-forksheet-transistor-patent.html
https://www.freepatentsonline.com/20210407999.pdf