【verilog】vivado報錯：verilog syntax error near reg

寫作時間：2021-03-19

錯誤如下：

怎麼查，這句代碼沒有問題。