利用Freeze技術的FPGA實作低功耗設計

利用 Freeze 技術的 FPGA 實作低功耗設計

由于更嚴格的功耗限制、規範和标準要求，系統設計師現在比什麼時候都關注功耗問題。對于下一代的設計，功耗預算通常得到穩定的控制，或者降低，但卻增加了更多的特性和處理能力需求。通常，盡管産品特性和性能需求不斷增加，功耗預算還是很緊張，功能和性能的增加與降低功耗的目的是相沖突的。摩爾定律效應縮小了工藝的尺寸加大了功耗問題，而且由于高的半導體洩漏增加了靜态功耗。

如數位相機、無線手持裝置、智能電話和多媒體播放器這些電池供電應用的增長，推動了對低功耗半導體器件的需求。這種需求的爆發性增長加之對節能的不斷提高的要求，特别是與電池壽命相關的節能要求，導緻對低功耗半導體技術的全球性需求。其結果是，半導體設計師開始研究如何在不增加系統的功率條件下，不斷地提高性能、降低成本并延長電池的壽命。

需要低功耗的半導體技術的應用可以是電池供電的電器、具有可靠性考慮的熱敏感應用，或者具有嚴格功率預算以及冷卻方法受限的交流電供電應用。需要低功耗解決方案的應用包括從便攜式電子産品到工業測試和測量裝置，以及可移動的醫療電子裝置和汽車應用以及軍用和航空應用。

對于這些應用，可以使系統快速進入和退出低功耗模式，最終獲得最低的功耗和很長的系統空閑時間。其它的考慮包括設計安全性、原型建立、外形尺寸、設計複用以及現場可更新能力。

傳統上，專用內建電路(ASIC)和複雜的可程式設計邏輯器件(CPLD)解決了便攜式市場的需求。然而，當今某些低功耗應用中所使用的CPLD開始失去其魅力，這主要因為對更高端特性的需求增加、需要額外的邏輯以及相對較高成本導緻。由于産品面市時間更長，并且在滿足不斷變化的标準以及後期的設計修改上缺乏足夠的靈活性，使用ASIC的風險變得更高，常常對于某些便攜式應用來說并不适用，這些應用的市場動态改變導緻更傾向于采用低功耗的PLD和FPGA。

這樣一來，随着終端産品壽命縮短、競争加劇以及産品上市時間對産品的成功有極大的影響，可程式設計的半導體平台成為首先的解決方案。使用可程式設計解決方案是最容易的，且最快上市、獲利的。然而，這些可程式設計平台還應該滿足所有其它的設計要求，例如成本、功能和性能、尺寸、安全性，以及必然的功率問題。市場研究公司iSuppli預測，20億美元的ASIC市場可能有3億美元的分額轉移到低功耗現場可程式設計門陣列(FPGA)解決方案。

可程式設計、全功能的FPGA，例如基于閃存的Actel IGLOO系列能滿足便攜式應用市場的短産品壽命周期和激烈的競争問題。這些器件能滿足便攜式應用設計需求，例如以ASIC水準的機關成本實作最高的設計安全性、小的産品尺寸、上電即用(LAPU)、短的産品上市時間，使之成為ASIC和CPLD最具吸引力的替代産品。可程式設計單晶片系列的靜态功耗僅僅5?W，與其最接近的競争産品相比較，靜态功耗降低4倍，與領先的可程式設計邏輯器件相比，便攜式應用可以實作超過5倍的電池壽命，為低功耗設定了新的标杆。