ibm在近日于美国硅谷举行的年度ieee国际可靠度物理研讨会(international reliability physics symposium，irps)上发表了新型绝缘体，该种材料有两种型态──氮碳化硅硼(sibcn)以及氮碳氧化硅(siocn)，号称两者都能让芯片性能与良率有所提升。此外ibm还展示了如何在线路之间填充sibcn或siocn，来建立线边缘粗糙度(line edge roughness，ler)变异的模型，以及透过预先筛选芯片测试达到更有效量测故障率、让芯片性能优化的新技术。
在一篇题为《氮化硅(sin)、sibcn与siocn间隔介质之时间相依介电质击穿(time dependent dielectric breakdown of sin, sibcn and siocn spacer dielectric)》的论文中，ibm research电气特性暨可靠度经理james stathis描述了(22纳米制程芯片上的) 10纳米厚度sibcn与siocn间隔介质性能如何超越sin，以及在7纳米制程测试芯片采用6纳米厚度绝缘介质的实验。
ibm打算在14纳米制程节点(已经于globalfoundries生产)导入sibcn绝缘体，而siocn将在7纳米节点采用；stathis透露，ibm期望可在5纳米节点使用终极绝缘体──气隙(air gap)。
ibm research的james stathis表示，sibcn与siocn的介电常数低于power 9处理器采用的sin。
stathis指出，精确建立依据芯片运作电压决定的绝缘体材料寿命十分重要，因为在先进制程节点，若采用一般的sin间隔介质，寄生电容会占据整体组件电容的85%；但藉由利用具备较低介电常数的材料如sibcn与siocn，可降低寄生电容并因此改善芯片性能、提升良率。
ler也是造成寄生电容的因素，ibm在另外两篇分别题为「ler冲击随机模型(a stochastic model for the impact of ler)」以及「全面性ler冲击模型建立新方法(a new and holistic modeling approach for the impact of line-edge roughness)」的论文中， 展示了ler如何在间隔线路的绝缘体内导致随机变异，并对介电电压/时间相依度带来不良影响；而ibm指出，采用其全面性随机模型，能在先进制程节点对整体芯片可靠性进行更精确的电压效应预测。
ibm无晶圆厂可靠度小组(fabless reliability group)的工程师，可以展示如何利用感知运算算法，更精确预测上述新型绝缘体的介电质击穿点；一旦采用新绝缘体的芯片开始生产，这种新的「智能」方法号称能大幅改善测试实际芯片时的效率。 其方法能在新一代晶圆制程被批准之前，实现优化的预筛选与测试顺序。
本文转自d1net（转载）
![查找算法之二分查找查找算法之二分查找[图]](data:image/gif;base64,R0lGODlhAQABAIAAAP///wAAACwAAAAAAQABAAACAkQBADs=)