Xilinx FPGA软核开发流程

环境说明

Vivado 2017.4 芯片 XC7K325

以下步骤只列提纲，后面有时间会增加图文具体操作步骤，欢迎大家讨论

具体步骤

1. 创建vivado工程
2. 放置模块
3. 自动连线
4. 生成Block Design
5. 综合
6. 实现
7. 添加引脚分配
8. 生成bit流
9. 导出硬件
10. Launch SD
11. 编写软核程序
12. 编译调试通过
13. 回到Vivado添加elf
14. 重新生成bit流
15. 生成mcs
16. 固化