Xilinx FPGA軟核開發流程
環境說明
Vivado 2017.4 晶片 XC7K325
以下步驟隻列提綱,後面有時間會增加圖文具體操作步驟,歡迎大家讨論
具體步驟
- 建立vivado工程
- 放置子產品
- 自動連線
- 生成Block Design
- 綜合
- 實作
- 添加引腳配置設定
- 生成bit流
- 導出硬體
- Launch SD
- 編寫軟核程式
- 編譯調試通過
- 回到Vivado添加elf
- 重新生成bit流
- 生成mcs
- 固化
Vivado 2017.4 晶片 XC7K325
以下步驟隻列提綱,後面有時間會增加圖文具體操作步驟,歡迎大家讨論