多级放大电路拓扑结构分析
为了使电路结构紧凑，在功放MMCI设计中通常会将匹配电路和功率合成网络相结合，可以有效的缩小芯片面积，降低制造成本，混合后的输出网络还可以避免在输出级损耗过多的功率。
常见的混合型输出网络拓扑结构包括直接并联型、树形合成以及Bus-bar总线型，分别使用三种功率合成结构的多路放大电路输出端拓扑示意图如图1所示。
其中直接并联型和Bus-bar总线型均需要器件有较高的一致性，而且如果其中的一路输出出现故障，就会影响整个电路的正常工作，可靠性欠佳。
因此功率放大器MMIC的功率合成网络通常都是选择树形合成拓扑。根据前面对输出匹配网络的分析，树形合成网络还可以更好的结合阻抗匹配功能。输出级管芯垂直于信号输入方向等间距排列，经过功率合成兼匹配电路两两组合，最终合并到输出端。
分支的级数与并联器件的数量有关，当级数过多导致输出网络过于复杂时，也可以结合总线式设计进行适当简化。本文采用树形合成结构设计多级放大电路的末级输出网络。确定了输出级结构类型之后先根据指标要求设计多级放大器的整体拓扑结构。
功率指标要求为峰值达到20w，根据计算出的管芯最大输出功率密度需要4.49mm输出级管芯总栅宽，还要考虑输出级电路的最低损耗，并且考虑到仿真预期和实物结果往往存在差距，设计时应留有一定余量，至少需要5.6mm总栅宽。
如果末级设计为八胞输出，则每个单胞栅宽为700um，若设计为十六胞输出,则只需350um 宽度。因为在频率较高时，栅宽过大会导致功率器件增益骤降，而且增加胞数还有利于片上热源的分散，能长期工作在稳定状态，所以采用十六胞末级输出。
根据末级管芯数量，再结合多级电路整体增益要求，确定为三级递推放大的拓扑结构。整体框架如图2所示。
综合匹配网络损耗、功率合成/分配损耗以及晶体管的大信号特性，考虑各级的推动比以及管芯规格。末级放大电路已经确定为5.6mm总栅宽，十六胞管芯输出，在输出功率的指标要求基础上预留了1dB余量，最高可以达到44dBm 总饱和输出功率。
根据功率器件的大信号增益，第三级的放大器件需要至少35dBm输入功率驱动，考虑到二三级匹配电路和功率分配结构带来的损耗，则第二级放大结构至少需要37.5dBm的输出功率。
所以第二级放大中的功率器件总共需要28.5dBm的输入功率驱动，第一级放大需要将输入信号放大到31dBm，就要求输入到第级管芯的功率至少为22dBm，考虑到输入前级网络的功率损耗，则至少需要22.5dBm的输入信号功率大小。
将推算出的各节点功率值进行换算，再根据器件的最大输出功率密度，得出第一级器件总栅宽至少为282um，第二级器件总栅宽至少为1.26mm。
为了满足前级对后级的有效驱动，确定三级放大电路结构的推动比为2:4:16，末级单胞器件规格为4x90um。整体电路的拓扑结构如图3所示。
分别在一二级放大结构的管芯栅极端添加了RC并联网络,以提高系统整体稳定性，并且可以对低频端增益起到一定抑制作用，避免晶体管增益滚降造成电路整体增益平坦度较差，末级晶体管数量较多，排列紧密，不需要添加过多稳定结构。
在末级并联晶体管的输入输出端都桥接了并联隔离电阻，可以对管芯间的奇模起到抑制作用，消除不平衡信号，同时可以提升端口间隔离度，有利于末级输出网络的各端口幅相平衡。在三级管芯的栅偏置电路中都串联了小电阻，可以抵消功率器件的负阻，进一步提升电路稳定性。
#把地球的故事讲给宇宙#
