**
第一至第三章
**
Q1. 若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？
存储器的带宽指单位时间内从存储器进出信息的最大数量。
存储器带宽 = 1/200ns ×32位 = 160M位/秒 = 20MB/秒 = 5M字/秒
注意：字长32位，不是16位。（注：1ns=10-9s）
Q2. 说明刷新有几种方法?
常用的刷新方法有三种：集中式、分散式、异步式。
集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。
分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。
异步式：是集中式和分散式的折衷
Q3. 一个4体低位交叉的存储器，假设存储周期为T，CPU每隔1/4存取周期启动一个存储体，试问依次访问64个字需多少个存取周期？
4体低位交叉的存储器的总线传输周期为t，t=T/4，依次访问64个字所需时间为t=T+(64-1) t=T+63T/4=16.75T
Q4. 设主存容量为256K字，Cache容量为2K字，块长为4, 设计Cache地址格式，Cache中可装入多少块数据？
Cache容量为2K字，块长为4，Cache共有2K/4=211/22=29=512块
Q5. 设主存容量为256K字，Cache容量为2K字，块长为4,在直接映射方式下，设计主存地址格式
主存容量为256K字=218字，主存地址共18位，共分256K/4=216块，
主存字块标记为18-9-2=7位。
Q6. 设主存容量为256K字，Cache容量为2K字，块长为4, 在四路组相联映射方式下，设计主存地址格式
根据四路组相联的条件，一组内共有4块，得Cache共分为512/4=128=27组，
主存字块标记为18-7-2=9位
Q7. 设主存容量为256K字，Cache容量为2K字，块长为4, 在全相联映射方式下，设计主存地址格式
在全相联映射方式下，主存字块标记为18-2=16位
Q8. 冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是
取指阶段获取的是指令、执行阶段获取的是数据
Q9. 冯诺依曼计算机的主要设计思想
存储程序并按地址顺序执行
Q10. 指令是指？
由操作码和操作数两部分构成
能够表示计算机中的一个基本操作的代码或二进制串
Q11. 什么是内存？
内存：用于存放系统当前运行所需要的程序和数据的半导体存储器，
适配器：用于存放程序和数据，但不能被CPU直接访问的大容量存储器，
外存：主机和不同速度的外设之间的一种部件，用于主机和外设之间的信息转换
Q12. 用8位编码表示-35的补码。
1101 1101
Q13. 用8位编码表示127的补码。
0111 1111
Q14. 有一个字长为32位的浮点数，符号位1位；
阶码8位，用移码表示；
尾数23位，用补码表示；
基数为2。
请写出最大数的二进制表示
(1-0.0000 0000 0000 0000 0000 001) * 2E111 1111
Q15. 有一个字长为32位的浮点数，符号位1位；
阶码8位，用移码表示；
尾数23位，用补码表示；
基数为2。
请写出最小数的二进制表示
－1 * 2E1111111
Q16. 将27/64十进制数表示成IEEE754标准的32位浮点规格化数。
0 0111 1101 1011 0000 0000 0000 0000 000
27/64 = 0.011011B = 1.1011 * 2-2
Q17. x=11011 y=00011，用变形补码计算x＋y，同时指出结果是否溢出。
[x+y]补＝0111110，未溢出
[x]补＝0011011 ，[y]补＝0000011
Q18. x=0.10111 y=0.11011 用变形补码计算【x－y】补，同时指出结果是否溢出。
[x-y]补＝ 11.11100 ，未溢出
[x]补＝00.10111，[－y]补＝ 11.00101
Q19. 已知下列数的原码表示，分别写出它们的补码表示：[X1]原=O.10100，[X2]原=l.10111。
[X1]补=0.10100，[X2]补=1.01001。
Q20. 设一个二进制小数X≥1/2，表示成X=0.a1a2a3a4a5a6，其中a1～a6取“1”或“O”,a1～a6要满足什么条件?
a1=1
满足条件代码为：
0.100000～0.111111。
Q21. 某机字长32位，试分别写出带符号整数(补码)的表示范围(用十进制数表示)。
-2E31≤X≤(2E31-1)。
Q22. 将下列十进制数624转换为IEEE短浮点数?
0，10001000，00111000000000000000000。
(624)10=（1001110000）2=1.001110000×29
符号位=O
阶码=127+9=136
0，10001000，00111000000000000000000。
结果=441C0000H。
Q23. 下列IEEE短浮点数转换为十进制数：11000000 11110000 00000000 00000000
-7.5
1，10000001，11100000000000000000000：
符号位=1
阶码=129-127=2
1.111×22=11l1.1B=7.5
所以结果=-7．5。
Q24. 以8421码形式表示(5382)。
0101 001l 1000 0010
Q25. 填写下列代码的奇偶校验位，现设为奇校验： 1 0 1 O O 0 0 1。。 O 0 O 1 1 O O 1。。 O 1 0 O 1 1 1 0。。
0，0，1
Q26. 根据课本24页ASCII表，对下列ASCII码进行译码： 1001001。0100001。1100001。1110111
I，!，a，w
Q27. 主（内）存用来存放—— 。
程序和数据
Q28. 某一SRAM芯片，容量为16K×1位，则其地址线有
14
Q29. 某一SRAM芯片，容量为16K×1位，容量是多少?
2KB
Q30. 在主存和CPU之间增加Cache的目的是?
解决CPU和主存之间的速度匹配
Q31. 计算机的存储器采用分级存储体系的目的是？
解决存储容量、价格与存取速度间的矛盾
Q32. 在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为
全相联映射
Q33. 关于主存下列叙述正确的是
CPU可直接访问主存，但不能直接访问辅存
Q34. 半导体静态存储器SRAM的存储原理是
依靠双稳态电路保存信息
Q35. 计算机主存由——组成
RAM和ROM
Q36. 设有一个具有24位地址和8位字长的存储器，该存储器能存储多少字节的信息？
16MB
Q37. 设有一个具有24位地址和8位字长的存储器，存储器由4M×1位的RAM芯片组成，需要多少片？
32
由于存储容量为16MB（8位字长），每4M字节需要4片（位并联方式），故需芯片数为16/4×8＝32片。
Q38. 计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，求Cache的命中率是多少？
0.92
命中率H＝（4500－340）/ 4500＝0.92。
Q39. 计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，CPU访存的平均时间？
T＝0.92×45＋(1－0.92)×200＝57.4ns
Q40. 某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址，现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是
2, 15
Q41. 假定用若干个2K×4位芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是（ ）
0800H
Q42. 从设计者角度看，硬件与软件之间的界面是 —— 。
操作系统
Q43. 目前我们所说的个人台式商用机属于—— 。
微型机
Q44. 计算机硬件能直接识别的语言是——。
机器语言
Q45. 定点8位字长的字，采用2的补码表示时，一个字所表示的整数范围是
-128–+127
Q46. 已知cache存储周期40ns，主存存储周期200ns．cache／主存系统平均访问时间为48ns，则cache命中率为 ．
95%
48=40r+200（1-r） r=152/160=0.95
Q47. 用32K8位的EPROM芯片组成256K16位的只读存储器，数据寄存器为 位．
16
Q48. 8位定点整数中，零的 表示唯一．
移码
Q49. 连接CPU总线和PCI总线的桥称为——
北桥
Q50. 常见的cache替换策略有—— 、—— ．——
最不经常使用（LFU）算法， 近期最少使用（LRU）算法，随机替换
Q51. 虚拟存储器的实现方式有——、—— 和段页式虚拟存储器．
段式虚拟存储器、页式虚拟存储器
Q52. 设阶码3位，尾数6位，按浮点运算方法，完成下列取值的[x-y]运算。 x=2E-011*(0.100101) y=2E-010*(-0.011110)
设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则它们的浮点表示分别为：[x]浮=11 101,0.100101 [y]浮=11 110,1.100010
![计算机组成原理：中央处理器(2)[图]](data:image/gif;base64,R0lGODlhAQABAIAAAP///wAAACwAAAAAAQABAAACAkQBADs=)