雷锋网传中，异构集成是芯片行业发展的方向，但异构设计复杂度却增加了一百倍。同时，小芯片的先进封装也面临着未知的挑战。此外，顶部软件的复杂性是一个必须解决的问题。芯片行业在指数级层面面临的日益复杂的问题，需要整个产业链的更大协作，包括EDA工具、芯片设计公司、IP供应商、代工厂等，这也是未来十年芯片行业面临的挑战。
将更多不同类型的处理器和存储器集成到单个芯片或封装中会导致芯片设计复杂性的急剧增加。
有充分的理由将更多的芯片集成到SoC或高级封装中，这增加了芯片的功能，大大提高了性能并降低了功耗，这是仅靠微晶体管难以实现的。但是，无论每个组件有多小，它们都需要占用空间。事实上，最先进的扁平芯片超过尺寸限制的情况并不少见，将不同的芯片"缝合"在一起以提供更多空间。
图片来自hpcwire
异构芯片复杂性呈指数级增长
但是，用于各种功能的组件的组合也大大增加了设备的复杂性。消除由于更大的芯片面积或封装以及问题而增加的多个芯片之间的复杂性正在成为一项巨大的挑战。
过去，芯片包括处理器、片上和片外存储器以及 I/O。现在，SoC可能包括多核CPU，GPU，FFA，eFPGA和其他专用加速器，以及MCU，DSP和CPU的集成。还可能存在各种类型的存储器和存储器，例如DRAM，MRAM，SRAM和闪存。还将有各种各样的I/O，一些用于短距离通信，一些用于中距离和远程通信，每个I/O都有不同的频率和信号隔离要求。
更糟糕的是，这些设计是为特定市场和应用量身定制的。几年前，当绝大多数芯片都是为计算机或智能手机设计的时，工程团队能够解决每个设备中的错误以及这些设计中的大多数未知数。但现在情况有所不同，先进的芯片是为更大的系统设计的，例如汽车或特定的云计算操作，以及尚未完全理解的新交互方式。
所有大型EDA供应商都以不同的方式量化这些问题，但趋势是相似的。无论他们如何拆分数据，每种方法都显示出复杂性的急剧增加，从而导致更多潜在的问题。
例如，工程仿真软件和服务提供商Ansys专注于未知因素，从2000年0.1mm2裸片上的约70万个未知数到2020年的950万个，以及今年的30mm2（1.18英寸2）中的1.02亿个（见图1）。
"IC设计最好基于其工作所在的系统环境进行设计，"Ansys总监Rich Goldman说。"我们一直在做的是芯片设计，然后围绕它构建系统。但系统公司在设计芯片之前先设计系统。因此，现在更有必要在整个系统环境中模拟芯片。"
图 1：未知数随时间增加，并随着大小和复杂性的增加而增加。资料来源：安思
Synopsys 使用不同的数据来指出类似的问题。它突出了异构计算设计的复杂性，在过去几年中，异构计算设计增加了100多倍（见图2）。
"当你考虑设备的来源时，你会得到一个CV（电容电压）曲线，一个IV（电流 - 电压）曲线，以及一个可以预测设备的模型。"对所有这些参数进行建模变得越来越复杂，"Synopsys工程副总裁Aveek Sarkar说。一位客户问我们，'你真的需要使用这个模型吗？或者我可以调整，因为每个模型中都内置了太多保护？"过去，我们可以留出空间，但现在我们不能。那么，您能否使用一些用于在上游创建模型并从上游开始的数据？'"
图 2：异构计算导致的复杂性增加。来源：Synopsys
从可变性的角度来看，西门子EDA指出了类似的趋势，特别是自模拟电路以来（见图3）。值得注意的是，由于芯片中模拟/混合信号的数量不断增加，尤其是电气电子和传感器。
西门子EDA Validation的首席科学家Harry Foster表示："正在发生的事情是，该行业正在继续向先进的半导体节点发展，在这些节点中很难对可变性进行建模。最重要的是，这些模型随着流程的发展而发展。有许多工艺角需要验证。然而，更有趣的是，随着复杂的混合信号设计的增加，芯片公司正试图优化芯片区域，包括模拟设备，无论使用哪个节点。"
图 3：随着时间的推移，仿真引起的峰值非常大。资料来源：威尔逊研究集团/西门子EDA
在三维上进行扩展会增加另一个级别的复杂性。体系结构已更改，允许将更多计算功能集成到一个包中，而不是在裸片上，但这增加了复杂性（参见图 4）。
虽然您可以将所有功能集成到一块裸机中或将多块裸机封装在一起，但使用插入器或某种类型的桥接器将它们连接在一起会更快。以前，这种方法会导致性能和功耗损失，但是使用较厚的管道进行三维平面图可以减少信号传输所需的距离，从而驱动电流。
"超越摩尔定律的时代意味着芯片工艺需要更多的工具。"特别是，顶层规划需要多个系统级（多芯片）分析工具，"Cadence Custom IC-PCB Group产品管理主管John Park说。这些工具是 SoC 设计人员的新工具，并且该过程比以往任何时候都更加复杂。"
图 4：高级软件包中的验证挑战。来源：节奏
如何解决复杂性问题？
在为特定应用或市场量身定制的高级芯片或高级封装中，几乎需要一次性的复杂性。变化在于，许多这些芯片设计不再生产数十亿美元的芯片。即使是衍生芯片也可能看起来与原始架构有很大不同。
对于开发这些芯片的系统供应商，成本在整个系统开发过程中分配，在某些情况下，可以按运营成本摊销。因此，对于大型云计算运营商来说，提高性能和降低功耗可以减少所需的服务器机架数量，从而影响数据中心的不动产以及为这些计算机供电和冷却的成本。
对于汽车设计，先进的AI芯片可以用于多个产品线，至少在理论上，可以用于多个版本。
然而，简化开发过程和降低芯片总体成本的压力仍然存在，单个高级芯片的成本可能高达数亿美元。为此，EDA工具供应商一直在努力识别不同垂直市场中或实际使用时的常见问题。这项工作的大部分都围绕着现有标准和正在制定的新标准。
"有几件事需要考虑，例如确保客户使用正确版本的IP。Arteris IP董事长兼首席执行官K. Charles Janac表示："强制IP-XACT设置参数是为了允许IP模块访问SoC以及供应管理。许多公司都有不同的供应商，包括布局公司，设计公司和铸造厂。如果整个供应链都是IP-XACT，它将非常顺利。同时，芯片包含领先和成熟的芯片。因此，小型芯片的系统级封装可以通过与NoC兼容的芯片间连接以及IP-XACT配置出口端口来简化。"
挑战在于将所有这些片段组合成一个高级抽象，然后深入挖掘，然后在更高层次上分析它们。这是许多大型EDA公司在过去几年中一直关注的问题。EDA供应商一直在提高其工具和设备的速度和容量，包括使用异构平台来加快流程，有时还与机器学习相结合。
此外，所有主要的 EDA 工具供应商在需要极端计算能力时（例如在验证或调试期间）都会利用云。因此，与过去相比，仿真、仿真和原型设计具有更大的扩展空间，并且单点工具与更高级别的平台集成得更多。
如何规范数据格式，促进全行业合作？
在日益复杂的设计过程中，一个新的挑战是不同的数据格式。多芯片和系统集成在整个设计和制造过程中会产生更多的数据，但并非所有数据都可以被不同的工具理解。能够统一这些数据将使该过程更容易。
"需要标准化数据格式，以便在模拟器之间交换信息，从而允许使用通用接口来分析数据格式。Fraunhofer IIS Adaptive Systems Engineering设计方法负责人Roland Jancke说。"如果所有组件都使用标准化接口，它们就有更高的协作机会，这对开发本身和开发过程都有好处。在设计产品之前，我们必须从零件构建模型，如果这些模型可以组合，并且有机会将这些零件一起使用，那么我们可以肯定该系统也可以使用。"
但是，使用一致的数据格式来提高抽象级别是一项挑战，需要在整个供应链中进行协作。以前，需要更多的专业知识来检查，测试和确保设备的适当生产。如今，设计复杂的芯片需要电气工程、验证、测试、电源、机械工程、软件以及在某些情况下的机器学习、深度学习和人工智能方面的专家的专业知识。
"过去，这些团队之间没有沟通，"Synopsys产品管理和营销总监Hany Elhak说。他们使用不同的工具和不同的流程，现在他们必须交谈。在EDA的情况下，我们需要意识到这一点，并提供一个融合的工作流程，以便这些团队可以一起工作。我们正在努力解决两个问题。今天的电路比传统电路更大，更复杂，在更高的频率下工作，并且它们具有更多的寄生效应。这是一个规模问题，我们正试图通过提供更快的仿真和更高容量的仿真来解决这个问题。同时，我们也在尝试解决另一个问题，许多不同类型的电路集成了更大的系统，因此我们需要将它们设计在一起。
第二个挑战涉及将AI /机器学习集成到越来越多的设备中。AI依靠良好的数据和一致的格式来实现足以完成其任务的准确性。
"准确性本身就具有挑战性，"Arm研究员兼技术总监Rob Aitken说。在一些标准化挑战或数据集上获得的准确性并不一定表明它在实践中会做什么。例如，它正确识别了95%的图像，但如果应用程序占所有图像的5%，这就是需要解决的问题。"
在多功能系统中，精度预测更加复杂。
"如果你有一个具有给定精度的系统，而另一个系统有另一个系统，那么它们的整体精度取决于这两种方法之间的独立程度。它还取决于两者结合的机制。艾特肯说。在图像识别等应用中，它更容易理解。但在雷达和摄像头数据融合的汽车应用中，这很难。它们实际上是相互独立的，但它们的准确性也取决于必须知道的外部因素。雷达可能认为这是一只猫，而摄像机说那里什么都没有。现实情况是，由于黑暗，雷达可能是正确的。但如果下雨，也许雷达也错了。"
异构系统带来的未知挑战
芯片或高级封装芯片现在需要在更大的系统环境中工作，即使芯片制造商可能对更大的系统一无所知。设计独特的芯片或芯片需要一个具有一个或多个独特系统的环境，这迫使EDA工具和IP供应商以不同的方式看待问题。
从本质上讲，他们需要一种自上而下的方法来解决所有潜在的问题，或者他们需要找到适用于多个垂直市场的解决方案。
例如，考虑几乎所有独特的AI芯片和系统设计。
"例如，当我们构建PHY时，我们希望尽可能多地销售。Rambus的发明者Steven Woo说："我们在许多用例中构建了它。这部分是因为建造，设计和开发PHY非常昂贵，必须批量销售。就人工智能而言，我们现在处理的实际上是非常具体的用例。这并不意味着它们不能用于一系列应用程序，但其某些软件属性允许您比半导体行业更多地微调某些类型的应用程序。我们正试图让它变得非常通用，这是另一种方式。"
但是，专注于系统设计带来了一系列全新的挑战。例如，替代芯片的更改可能会进行其他系统更改。简而言之，多芯片封装的变化可能是不同芯片变化的总和，其中一些可能使用不同尺寸甚至来自不同代工厂的完全不同的工艺。
Fraunhofer IIS EAS高级系统集成团队负责人兼高效电子主管Andy Heinig表示："我们从标准芯片变化中看到的变化已经得到了很好的理解，并且有办法应对它们。但在包装方面，我们认为会有新的问题。到目前为止，它们尚不清楚，只有测试才能检测到系统故障和新问题。此时，您可以采取许多步骤来解决这些问题。这可能是我们迄今为止尚未遇到的问题的综合，尽管其中一些问题是单独知道和理解的。"
异构芯片的更多选择
所有这些都远远超出了单个供应商的能力。供应链是复杂和全球化的，并非所有技术都以相同的速度成熟。在涉及多个供应商的异构设计中，从一个设计到下一个设计的选择可能会有很大差异。
INFRAM副总裁Douglas Mitchell表示："你会发现逻辑过程正在朝着使用5nm或7nm技术的非常先进的过程发展。但存储技术的发展速度可能不如逻辑技术快。因此，具有数十年经验的内存技术可能是合适的，但它不会非常7nm或更小。它可以使用单独的芯片来优化可靠性、性能和成本之间的权衡。"
"特别是在边缘计算环境中，我们将看到不同的组合。米切尔说。
"如果你有处理器、数据记录存储器、代码存储器和实时处理扩展存储器，这些不同特性的芯片需要优化不同的指标。您可能希望拥有某种具有非常高寿命的数据记录存储器，例如20年的实时数据采集，这要求它具有某些特性。闪存可能必须在恶劣环境中存储代码并实现安全功能。因此，这些边缘网络设备中将有不同的组合。此外，如果可以在边缘节点上嵌入一些机器学习功能，则可以在边缘进行大量实时处理和决策，并根据需要决定需要将哪些数据发送到云中，这是一个需要考虑多个因素的复杂问题。"
复杂性还增加了跟踪这些设计中使用的所有IP的问题。"我们肯定会看到半导体IP提供商更具吸引力。"clioSoft的营销主管Simon Rance说。"他们已经为此担心了10年，而且这种情况正在增长和升级。这从使用知识产权开始，特别是法律协议。对于较大的IP公司来说，高端IP成本很高，很多公司都会购买许可证。问题在于IP提供商无法对其进行监管，它具有法律约束力，但他们不知道他们的IP是否用于多种设计中。较大的公司不希望从知识产权提供商那里购买知识产权并违反这些法律协议。芯片设计人员不知道该公司是否是一次性许可证。我们看到文件服务器上有许多 IP。我们一直在解决缺乏管理的问题。"
结论
芯片的复杂性已经增加了一段时间，但在很大程度上它是由摩尔定律的经济学控制的。随着先进节点成本的变化，芯片架构师正在创造更多选项，以显著提高性能并优化每瓦性能。虽然这是创造性的，并催生了许多新的选项，但定制的数量以及芯片不断增长的尺寸和复杂性也使得使用当今的EDA工具更具挑战性。
"我们已经遵循摩尔定律超过50年，这一切都与半导体有关，"Ansys的Goldman说。但是，要设计芯片，您需要支持其EDA。今天，我们有很多创新。但现在我们看到指数级的创新，未知数正在增加。"
应对这些指数级变化将是当前十年的一项重大挑战，它定义了先进芯片的设计、制造和测试方式，以及它们在预期寿命内的性能。
雷锋网络汇编，原文链接：https://semiengineering.com/steep-spike-for-chip-complexity-and-unknowns/ 雷锋网络