雷鋒網傳中，異構內建是晶片行業發展的方向，但異構設計複雜度卻增加了一百倍。同時，小晶片的先進封裝也面臨着未知的挑戰。此外，頂部軟體的複雜性是一個必須解決的問題。晶片行業在指數級層面面臨的日益複雜的問題，需要整個産業鍊的更大協作，包括EDA工具、晶片設計公司、IP供應商、代工廠等，這也是未來十年晶片行業面臨的挑戰。
将更多不同類型的處理器和存儲器內建到單個晶片或封裝中會導緻晶片設計複雜性的急劇增加。
有充分的理由将更多的晶片內建到SoC或進階封裝中，這增加了晶片的功能，大大提高了性能并降低了功耗，這是僅靠微半導體難以實作的。但是，無論每個元件有多小，它們都需要占用空間。事實上，最先進的扁平晶片超過尺寸限制的情況并不少見，将不同的晶片"縫合"在一起以提供更多空間。
圖檔來自hpcwire
異構晶片複雜性呈指數級增長
但是，用于各種功能的元件的組合也大大增加了裝置的複雜性。消除由于更大的晶片面積或封裝以及問題而增加的多個晶片之間的複雜性正在成為一項巨大的挑戰。
過去，晶片包括處理器、片上和片外存儲器以及 I/O。現在，SoC可能包括多核CPU，GPU，FFA，eFPGA和其他專用加速器，以及MCU，DSP和CPU的內建。還可能存在各種類型的存儲器和存儲器，例如DRAM，MRAM，SRAM和閃存。還将有各種各樣的I/O，一些用于短距離通信，一些用于中距離和遠端通信，每個I/O都有不同的頻率和信号隔離要求。
更糟糕的是，這些設計是為特定市場和應用量身定制的。幾年前，當絕大多數晶片都是為計算機或智能手機設計的時，工程團隊能夠解決每個裝置中的錯誤以及這些設計中的大多數未知數。但現在情況有所不同，先進的晶片是為更大的系統設計的，例如汽車或特定的雲計算操作，以及尚未完全了解的新互動方式。
所有大型EDA供應商都以不同的方式量化這些問題，但趨勢是相似的。無論他們如何拆分資料，每種方法都顯示出複雜性的急劇增加，進而導緻更多潛在的問題。
例如，工程仿真軟體和服務提供商Ansys專注于未知因素，從2000年0.1mm2裸片上的約70萬個未知數到2020年的950萬個，以及今年的30mm2（1.18英寸2）中的1.02億個（見圖1）。
"IC設計最好基于其工作所在的系統環境進行設計，"Ansys總監Rich Goldman說。"我們一直在做的是晶片設計，然後圍繞它建構系統。但系統公司在設計晶片之前先設計系統。是以，現在更有必要在整個系統環境中模拟晶片。"
圖 1：未知數随時間增加，并随着大小和複雜性的增加而增加。資料來源：安思
Synopsys 使用不同的資料來指出類似的問題。它突出了異構計算設計的複雜性，在過去幾年中，異構計算設計增加了100多倍（見圖2）。
"當你考慮裝置的來源時，你會得到一個CV（電容電壓）曲線，一個IV（電流 - 電壓）曲線，以及一個可以預測裝置的模型。"對所有這些參數進行模組化變得越來越複雜，"Synopsys工程副總裁Aveek Sarkar說。一位客戶問我們，'你真的需要使用這個模型嗎？或者我可以調整，因為每個模型中都内置了太多保護？"過去，我們可以留出空間，但現在我們不能。那麼，您能否使用一些用于在上遊建立模型并從上遊開始的資料？'"
圖 2：異構計算導緻的複雜性增加。來源：Synopsys
從可變性的角度來看，西門子EDA指出了類似的趨勢，特别是自模拟電路以來（見圖3）。值得注意的是，由于晶片中模拟/混合信号的數量不斷增加，尤其是電氣電子和傳感器。
西門子EDA Validation的首席科學家Harry Foster表示："正在發生的事情是，該行業正在繼續向先進的半導體節點發展，在這些節點中很難對可變性進行模組化。最重要的是，這些模型随着流程的發展而發展。有許多工藝角需要驗證。然而，更有趣的是，随着複雜的混合信号設計的增加，晶片公司正試圖優化晶片區域，包括模拟裝置，無論使用哪個節點。"
圖 3：随着時間的推移，仿真引起的峰值非常大。資料來源：威爾遜研究集團/西門子EDA
在三維上進行擴充會增加另一個級别的複雜性。體系結構已更改，允許将更多計算功能內建到一個包中，而不是在裸片上，但這增加了複雜性（參見圖 4）。
雖然您可以将所有功能內建到一塊裸機中或将多塊裸機封裝在一起，但使用插入器或某種類型的橋接器将它們連接配接在一起會更快。以前，這種方法會導緻性能和功耗損失，但是使用較厚的管道進行三維平面圖可以減少信号傳輸所需的距離，進而驅動電流。
"超越摩爾定律的時代意味着晶片工藝需要更多的工具。"特别是，頂層規劃需要多個系統級（多晶片）分析工具，"Cadence Custom IC-PCB Group産品管理主管John Park說。這些工具是 SoC 設計人員的新工具，并且該過程比以往任何時候都更加複雜。"
圖 4：進階軟體包中的驗證挑戰。來源：節奏
如何解決複雜性問題？
在為特定應用或市場量身定制的進階晶片或進階封裝中，幾乎需要一次性的複雜性。變化在于，許多這些晶片設計不再生産數十億美元的晶片。即使是衍生晶片也可能看起來與原始架構有很大不同。
對于開發這些晶片的系統供應商，成本在整個系統開發過程中配置設定，在某些情況下，可以按營運成本攤銷。是以，對于大型雲計算營運商來說，提高性能和降低功耗可以減少所需的伺服器機架數量，進而影響資料中心的不動産以及為這些計算機供電和冷卻的成本。
對于汽車設計，先進的AI晶片可以用于多個産品線，至少在理論上，可以用于多個版本。
然而，簡化開發過程和降低晶片總體成本的壓力仍然存在，單個進階晶片的成本可能高達數億美元。為此，EDA工具供應商一直在努力識别不同垂直市場中或實際使用時的常見問題。這項工作的大部分都圍繞着現有标準和正在制定的新标準。
"有幾件事需要考慮，例如確定客戶使用正确版本的IP。Arteris IP董事長兼首席執行官K. Charles Janac表示："強制IP-XACT設定參數是為了允許IP子產品通路SoC以及供應管理。許多公司都有不同的供應商，包括布局公司，設計公司和鑄造廠。如果整個供應鍊都是IP-XACT，它将非常順利。同時，晶片包含領先和成熟的晶片。是以，小型晶片的系統級封裝可以通過與NoC相容的晶片間連接配接以及IP-XACT配置出口端口來簡化。"
挑戰在于将所有這些片段組合成一個進階抽象，然後深入挖掘，然後在更高層次上分析它們。這是許多大型EDA公司在過去幾年中一直關注的問題。EDA供應商一直在提高其工具和裝置的速度和容量，包括使用異構平台來加快流程，有時還與機器學習相結合。
此外，所有主要的 EDA 工具供應商在需要極端計算能力時（例如在驗證或調試期間）都會利用雲。是以，與過去相比，仿真、仿真和原型設計具有更大的擴充空間，并且單點工具與更進階别的平台內建得更多。
如何規範資料格式，促進全行業合作？
在日益複雜的設計過程中，一個新的挑戰是不同的資料格式。多晶片和系統內建在整個設計和制造過程中會産生更多的資料，但并非所有資料都可以被不同的工具了解。能夠統一這些資料将使該過程更容易。
"需要标準化資料格式，以便在模拟器之間交換資訊，進而允許使用通用接口來分析資料格式。Fraunhofer IIS Adaptive Systems Engineering設計方法負責人Roland Jancke說。"如果所有元件都使用标準化接口，它們就有更高的協作機會，這對開發本身和開發過程都有好處。在設計産品之前，我們必須從零件構模組化型，如果這些模型可以組合，并且有機會将這些零件一起使用，那麼我們可以肯定該系統也可以使用。"
但是，使用一緻的資料格式來提高抽象級别是一項挑戰，需要在整個供應鍊中進行協作。以前，需要更多的專業知識來檢查，測試和確定裝置的适當生産。如今，設計複雜的晶片需要電氣工程、驗證、測試、電源、機械工程、軟體以及在某些情況下的機器學習、深度學習和人工智能方面的專家的專業知識。
"過去，這些團隊之間沒有溝通，"Synopsys産品管理和營銷總監Hany Elhak說。他們使用不同的工具和不同的流程，現在他們必須交談。在EDA的情況下，我們需要意識到這一點，并提供一個融合的工作流程，以便這些團隊可以一起工作。我們正在努力解決兩個問題。今天的電路比傳統電路更大，更複雜，在更高的頻率下工作，并且它們具有更多的寄生效應。這是一個規模問題，我們正試圖通過提供更快的仿真和更高容量的仿真來解決這個問題。同時，我們也在嘗試解決另一個問題，許多不同類型的電路內建了更大的系統，是以我們需要将它們設計在一起。
第二個挑戰涉及将AI /機器學習內建到越來越多的裝置中。AI依靠良好的資料和一緻的格式來實作足以完成其任務的準确性。
"準确性本身就具有挑戰性，"Arm研究員兼技術總監Rob Aitken說。在一些标準化挑戰或資料集上獲得的準确性并不一定表明它在實踐中會做什麼。例如，它正确識别了95%的圖像，但如果應用程式占所有圖像的5%，這就是需要解決的問題。"
在多功能系統中，精度預測更加複雜。
"如果你有一個具有給定精度的系統，而另一個系統有另一個系統，那麼它們的整體精度取決于這兩種方法之間的獨立程度。它還取決于兩者結合的機制。艾特肯說。在圖像識别等應用中，它更容易了解。但在雷達和攝像頭資料融合的汽車應用中，這很難。它們實際上是互相獨立的，但它們的準确性也取決于必須知道的外部因素。雷達可能認為這是一隻貓，而錄影機說那裡什麼都沒有。現實情況是，由于黑暗，雷達可能是正确的。但如果下雨，也許雷達也錯了。"
異構系統帶來的未知挑戰
晶片或進階封裝晶片現在需要在更大的系統環境中工作，即使晶片制造商可能對更大的系統一無所知。設計獨特的晶片或晶片需要一個具有一個或多個獨特系統的環境，這迫使EDA工具和IP供應商以不同的方式看待問題。
從本質上講，他們需要一種自上而下的方法來解決所有潛在的問題，或者他們需要找到适用于多個垂直市場的解決方案。
例如，考慮幾乎所有獨特的AI晶片和系統設計。
"例如，當我們建構PHY時，我們希望盡可能多地銷售。Rambus的發明者Steven Woo說："我們在許多用例中建構了它。這部分是因為建造，設計和開發PHY非常昂貴，必須批量銷售。就人工智能而言，我們現在處理的實際上是非常具體的用例。這并不意味着它們不能用于一系列應用程式，但其某些軟體屬性允許您比半導體行業更多地微調某些類型的應用程式。我們正試圖讓它變得非常通用，這是另一種方式。"
但是，專注于系統設計帶來了一系列全新的挑戰。例如，替代晶片的更改可能會進行其他系統更改。簡而言之，多晶片封裝的變化可能是不同晶片變化的總和，其中一些可能使用不同尺寸甚至來自不同代工廠的完全不同的工藝。
Fraunhofer IIS EAS進階系統內建團隊負責人兼高效電子主管Andy Heinig表示："我們從标準晶片變化中看到的變化已經得到了很好的了解，并且有辦法應對它們。但在包裝方面，我們認為會有新的問題。到目前為止，它們尚不清楚，隻有測試才能檢測到系統故障和新問題。此時，您可以采取許多步驟來解決這些問題。這可能是我們迄今為止尚未遇到的問題的綜合，盡管其中一些問題是單獨知道和了解的。"
異構晶片的更多選擇
所有這些都遠遠超出了單個供應商的能力。供應鍊是複雜和全球化的，并非所有技術都以相同的速度成熟。在涉及多個供應商的異構設計中，從一個設計到下一個設計的選擇可能會有很大差異。
INFRAM副總裁Douglas Mitchell表示："你會發現邏輯過程正在朝着使用5nm或7nm技術的非常先進的過程發展。但存儲技術的發展速度可能不如邏輯技術快。是以，具有數十年經驗的記憶體技術可能是合适的，但它不會非常7nm或更小。它可以使用單獨的晶片來優化可靠性、性能和成本之間的權衡。"
"特别是在邊緣計算環境中，我們将看到不同的組合。米切爾說。
"如果你有處理器、資料記錄存儲器、代碼存儲器和實時處理擴充存儲器，這些不同特性的晶片需要優化不同的名額。您可能希望擁有某種具有非常高壽命的資料記錄存儲器，例如20年的實時資料采集，這要求它具有某些特性。閃存可能必須在惡劣環境中存儲代碼并實作安全功能。是以，這些邊緣網絡裝置中将有不同的組合。此外，如果可以在邊緣節點上嵌入一些機器學習功能，則可以在邊緣進行大量實時處理和決策，并根據需要決定需要将哪些資料發送到雲中，這是一個需要考慮多個因素的複雜問題。"
複雜性還增加了跟蹤這些設計中使用的所有IP的問題。"我們肯定會看到半導體IP提供商更具吸引力。"clioSoft的營銷主管Simon Rance說。"他們已經為此擔心了10年，而且這種情況正在增長和更新。這從使用知識産權開始，特别是法律協定。對于較大的IP公司來說，高端IP成本很高，很多公司都會購買許可證。問題在于IP提供商無法對其進行監管，它具有法律限制力，但他們不知道他們的IP是否用于多種設計中。較大的公司不希望從知識産權提供商那裡購買知識産權并違反這些法律協定。晶片設計人員不知道該公司是否是一次性許可證。我們看到檔案伺服器上有許多 IP。我們一直在解決缺乏管理的問題。"
結論
晶片的複雜性已經增加了一段時間，但在很大程度上它是由摩爾定律的經濟學控制的。随着先進節點成本的變化，晶片架構師正在創造更多選項，以顯著提高性能并優化每瓦性能。雖然這是創造性的，并催生了許多新的選項，但定制的數量以及晶片不斷增長的尺寸和複雜性也使得使用當今的EDA工具更具挑戰性。
"我們已經遵循摩爾定律超過50年，這一切都與半導體有關，"Ansys的Goldman說。但是，要設計晶片，您需要支援其EDA。今天，我們有很多創新。但現在我們看到指數級的創新，未知數正在增加。"
應對這些指數級變化将是目前十年的一項重大挑戰，它定義了先進晶片的設計、制造和測試方式，以及它們在預期壽命内的性能。
雷鋒網絡彙編，原文連結：https://semiengineering.com/steep-spike-for-chip-complexity-and-unknowns/ 雷鋒網絡