还记得第一台计算机长什么样么？它重达30吨、占地面积达150平米，内部由上万个电子管以及电容组成。显然，占地面积大、无法移动是其致命缺点。
什么是芯片？
紧接着科学家以硅晶圆材料为衬底制作晶体管，带来体积小、质量轻、寿命长等优点，成为替代真空管的最佳材料。但仅有“晶体管”是不够的，随后达默提出，可将晶体管、电容、电阻等原件集成在一小块半导体晶片上，从而形成一个完整电路，不仅电子线路体积能缩小，可靠性还能大幅提升，而这便今天的主角—芯片(Integrated Circuit Chip)，俗称IC。
就是这么个“小玩意”，如今早已渗透生活中每个角落，小到耳机、手机、平板电脑，大到汽车、飞机，都能看到它的身影。如果按照分类来看，其可分为军工级、车规级、工业级、消费级，其中车规级对可靠性、稳定性要求较高，仅次于军工级。
为了适应各类极端环境，它的工作温度在-40度到+175度，使用寿命要求是20年以上，而消费级芯片的工作温度也就在0-125度，寿命也就10年左右。同时，车规级的不良率要求在百万分之一之内，毕竟消费级芯片出现问题，顶多就是“死个机”影响使用体验，但换成车规级芯片却能带来“车毁人亡”的严重后果。
也正是因为这些要求，开发难度被进一步增加，导致车规芯片和消费级芯片有着明显代差，例如iPhone13、小米11等智能手机早用上了5nm消费级芯片，而主流车规级芯片却为40nm级。
我们接着往下延伸，车规级芯片又有多种分类，一种是用于电动车电源口的IGBT功率芯片；一种是传感器芯片，用于雷达、气囊等。最后一种是控制芯片，包括整车域MCU，自动驾驶域的AI芯片、智能座舱CPU；MCU拥有较高的应用率，像一台燃油车就有70颗MCU，电动车则高出一倍，它的价格相对便宜，性能较为弱鸡，但却成为这次“芯慌”的重点对象。
相比之下，自动驾驶域AI芯片、智能座舱CPU性能更强，并且大家较为熟悉，像最近新车发布上，基本上都会提到它们，例如“WEY摩卡算力达到1440TOP，ET7算力高达1016TOPS算力等等”。那么这个算力和TOPS又是什么呢？咱们接着往下看。
算力是什么？
算力这两个字听起来有些专业，但在现实中与我们密不可分，就像日常玩游戏、看电影都离不开算力支撑，而你可以把其理解为在特定的时间内，能做出多少次基础计算。
TOPS为算力单位，1TOPS代表处理器每秒钟可进行一万亿次操作，而对应的还有GOPS和MOPS算力单位，它们三者之间可进行换算，全部代表以每秒为单位进行的处理次数。
当然芯片也有自己的评价体系，像L1-L2级需要算力小于10TOPS，L3级需要的算力为30-60 TOPS....L5级需要的算力为500-1000 TOPS，不难发现随着自动驾驶级别高越高，对于算力的要求也更高，那么如何提升算力？
想搞明白这点，我们要先了解芯片的运算原理，芯片处理的是1和0信号，这对应的是“开”和“关”两种状态。晶体管内部控制栅极的电压，从而实现沟道的“结合”或“关闭”（栅极类似开关），实现源极和漏极的连接，其中沟道的长度越小（这也是纳米制程），信息传递也就越快，算力自然更高。当然，这也让单个晶体管体积缩小，导致特定空间内将容纳更多晶体管，对算力也会进行提升。
值得注意的是，英特尔创始人之一戈登·摩尔曾提出——摩尔定律，指每隔18-24个月集成电路特征尺寸会缩小，性能也会提升一倍。
2001年：芯片制程工艺是130nm，2012年：制程工艺发展到22nm，2020年：制程开始进入5nm时代，而未来摩尔定律会一直生效么？
芯片制程极限
从材质物理特性上来看，沟道的极限为硅原子直径0.2纳米，倘若超出这个极限，那就意味着栅极的“开关”特性丧失，源极和漏极将实现自由导通。
以目前的数据来看，在没有到达物理极限前已经“翻车”，像最新5nm芯片就被曝出功耗大、散热大等缺点，间接影响用户实际体验。
此外，还有两个不可忽视的限制，第一个是热力学限制，早期大尺寸晶体管，由于流通电子较多，不用考虑这个问题。而在沟道不断缩短后，电子流通越来越小，受温度影响很容易产生错误，所以不得不为晶体管设计热力学极限。
第二个是量子力学限制，也就是说当沟道不断缩小后，即便处于关闭状态，电子也可能随意连接，带来较高的不确定性，晶体管可能失效。
当然也有科学家指出，硅晶体管的极限尺寸在1纳米左右，而这是单个晶体管器件的理论极限，当真正量产后会面对更多瓶颈。不过，现在3nm芯片预计在2022年量产，而2nm芯片也被提升了日程，相信芯片制程还将缩小，摩尔定律也不会轻易失效！