布局物聯網應用 聯電、智原合作55納米ULP平台

聯電和智原合作55納米超低功耗制程(55ulp)的powerslash基礎ip方案，針對無線物聯網産品的電池長期壽命需求提出适合的解決方案，雙方寄望這樣的合作可以為超低功耗積體電路設計平台帶來新的基準。

聯電矽智财研發暨設計支援處的莫亞楠資深處長指出，物聯網晶片設計對節能解決方案有高度的需求，聯電提供的55納米技術平台結合完整的矽智财方案，可以支援物聯網産品的不間斷低功耗要求，且借由智原在55ulp平台的powerslash ip能更适合物聯網産品的應用。

智原的powerslash ip結合是針對低功耗設計系統、系統單晶片超低功耗控制元件與fie3200 fpga平台，可以使用在低功耗積體電路的前端設計或後端開發階段；再者，聯電的55ulp技術能夠支援較低的操作電壓及sub-pa裝置漏電，為含有鈕扣電池的産品提供理想的的晶圓制程。

智原行銷暨投資副總于德洵表示，物聯網應用建構過程中，效能往往受制于低功耗技術，在透過聯電55納米超低功耗技術和智原powerslash ip的加速模式(turbo mode)功能，為物聯網應用環境帶來新的解決方案，可以兼顧效能和省電。

智原powerslash ip包含多重臨界電壓元件庫、存儲器編譯器和電源管理元件，能夠充分利用聯電55ulp的優勢在0.81v～1.32v廣域電壓下運作；此外，新的加速模式功能可以有效調升性能曲線，幫助mcu核心于達到2倍效能，在相同額定時脈下減少約40%的動态功耗。

本文轉自d1net（轉載）