本節書摘來自華章出版社《cmos內建電路後端設計與實戰》一 書中的第2章，作者：劉峰，更多章節内容可以通路雲栖社群“華章計算機”公衆号檢視。
內建電路後端設計方法
我國內建電路設計業往往将目光集中在設計工藝的更新上，但工藝不是萬能的，好的設計不應該是拼工藝，而是借助電路方面的技巧，在現有技術條件下發揮最大的潛力，而這就是內建電路後端設計能力的展現。
清華大學魏少軍教授曾經講到中國內建電路設計業的問題主要還是内功不足，大量依靠外部資源，例如設計服務企業、eda（電子設計自動化）供應商以及工藝技術的進步。這在企業起步階段是可以的，但發展到一定程度之後，如果自身能力仍不提高，這是行不通的。比如國内一企業用65nm技術開發的産品不如另一家企業130nm技術開發的産品。這時刻提醒我們，資源是輔助性的，自身設計能力的提升才是最主要的。