導語：
之是以要寫這篇文章，是因為經常被問道，說看到網上有人講手機CPU的多核性能沒用——認為日常使用主要靠的是CPU單核性能，問手機處理器是不是真的性能過剩了。
不知道為啥這種謬論會傳得這麼廣，轉頭想想“手機性能過剩論”又确實傳了很多年。為了講清楚這事，下面就先驗證一下手機多核排程的真實情況，後面再進行詳細解析。
1，可驗證方式
要看手機CPU的實時資料，最簡單的方式就是在系統選項中找。假如系統選項沒有內建這類子項，則可以去官方應用商店下載下傳。
如上圖所示，可以明顯看到八個CPU核心之主頻是動态調整的（低負載場景）；假如這時候打開崩壞三遊戲小窗的話，還可以看到多核全部都跑滿了（高負載場景）。
既然連日常低負載場景都要用到八顆核心，那多核性能又怎會無用呢？隻要峰值能效優秀，那麼就可以更省力地完成各種任務，換言之就是更省電。
真正沒用的多核性能，應該是那種無腦拉高主頻進而大幅增加功耗的“跑分秀”。下面就來看一下，為了提升能效，多核排程經曆了怎樣的技術演進曆程。
2，DSU 的演進
比較久遠的多核排程方案是 ARM 的big.LITTLE，經典四大核加四小核的CPU核心配置就是基于這個方案的設計。但是，自從2017年Cortex-A75架構首次引入 DynamIQ 技術後，多核排程就開始迎來了高速發展期。
- DynamIQ 技術首次引入被所有核心共享的三級緩存，進而簡化了大核與小核之間的任務共享，同時還減少了記憶體延遲，簡單來說就是可以提高CPU的整體能效。
此外，通過這個全新技術，DSU（DynamlQ Shared Unit）不僅可以自由控制每顆核心的開啟和關閉，還能讓每顆核心都跑在自身所需的頻率上。最後，其還具備關閉部分三級緩存的機制，進而實作省電運作。
第二代的 DynamIQ 共享單元被ARM命名為DSU-110，其随 ARMv9 指令集架構一同于2021年釋出。
這代最多支援的核心數從前代之8個增多至12個，同時所支援的三級緩存最大容量也從前代之4MB擴充至16MB。
ARM宣稱DSU-110的總帶寬增加了整整五倍！同時還顯著提高了單核帶寬，并繼續優化了三級緩存的漏電問題。
很快，在2023年ARM又推出了第三代際的DSU-120，這代所支援的核心數繼續增大至14個，并将所支援的三級緩存容量翻倍至32MB！繼前代劍指桌面端之後這代進一步深入。
當然正常的優化還是少不了，例如這代通過将邏輯、三級緩存、探聽過濾器分割成片（最多8個），與基于雙向環形的拓撲結構連結，進而降低了延遲并允許更高的帶寬。
這代還具備多種節能方案，其中最主要的一種就是，三級緩存池的一半或者全部都可以被關閉！結合其它節能方案，ARM宣稱這代在空閑或者低負載期間可将功耗降低三分之二！
3，大核之崛起
從上述多核排程共享單元的演進過程可以看出，為了讓多核性能往能效更高的方向前進，ARM可謂花費了不少心思。與此同時，ARM的小核架構卻越來越拉胯了。
- 原來，一直都是順序架構設計的ARM小核，除了性能被蘋果的小核吊打之外，在能效表現上也處于被碾壓的狀态。原因很簡單，蘋果的小核皆為亂序架構設計——更契合如今移動端的性能需求。
ARM的小核連“立身之本”——能效表現都不行了，那豈不是很雞肋？是以最新的天玑9300就将小核給砍了，以往小核的任務就交給中低頻能效表現極佳的A720架構來負責。
可能這種現狀會與很多人的固有印象相悖，畢竟小核能效優秀的印象已經持續了太多年，現在突然就說小核能效不行且大核能效優秀了，一時之間是難以接受的。
沒關系，現在就回想一下當年小核能效優秀的時候，移動端所使用的都是什麼核心架構吧，以及當時的日常使用的都是些什麼場景。
如下圖所示，為當年麒麟920的PPT，其中詳細羅列了在“4+4”大小核架構下，應用運作與CPU占用的關系。表裡的A7是小核架構，A15則為大核架構，皆為十年前的古老架構。
裡面涉及到多核深度參與的場景，主要就是3D大遊戲、拍照、跑分應用；至于主要由A7小核深度參與的，則主要是鵝系應用、網頁浏覽、網購應用、導航應用、郵件應用等場景。
由于這十年來應用膨脹的速度極快，例如以往單純聊天的鵝系應用，現在都已經成為一站式的超級APP，是以這十年來的核心架構進步其實已被榨得差不多了。大核大部分情況下還可遊刃有餘，但性能進步緩慢的小核就直接是不堪重負了。
另外，現在哪部手機不是背景應用一堆的呢？手機廠家之是以不遺餘力地堆運存容量，同時注重應用保活，為的就是适應這種現狀——這無疑又為雞肋的小核平添了多重負擔。
總結：
随着手機端性能需求的不斷膨脹，手機處理器的設計，已經越來越接近桌面端處理器了。例如要适應越來越多的實時多任務場景（例如小窗操作），要應付越來越吃性能的3A大作（例如原神和崩鐵）。
此外，有旗艦級傳感器加持之需要超高吞吐量的拍照錄像場景，保活機制健全情況下的大型應用高頻切換場景，這些都是日常會遇到的高負載場景，對于多核性能的需求隻多不少。
若是低負載場景，那麼 DSU 就可通過自由調控每個核心的頻率與關閉，以極低功耗處理輕松的任務。此外中負載場景亦無憂，因為大核可以發揮“大馬拉小車”的優勢，快速完成任務進而達到省電的效果。
至此，多核排程和負載需求既然都講清楚了，那麼“多核無用”與“性能過剩”這兩種謬論就應該适可而止了吧？晶片設計并非象牙塔工程，而是比對市場的商業行為，是以存在即合理。
END
緻力于手機知識的探索和整理
#文章首發挑戰賽#