文章目錄
- 計算機組成原理
-
- 一、計算機系統概論
-
- 1.1計算機系統簡介
-
- 一、計算機的軟硬體概念
- 二、計算機系統的層次結構
- 三、計算機體系結構和計算機組成
- 1.2計算機的基本組成
- 1.3計算機硬體的主要技術名額
-
- 一、機器字長
- 二、運算速度
- 三、存儲容量
- 三、系統總線
-
- 總線的基本概念
- 總線的分類
- 總線的特性和性能名額
- 總線控制(重點!!!)
- 四、存儲器
-
- 1、概述
-
- 一、存儲器分類
- 二、存儲器的層次結構
- 2、主存儲器
-
- 1、概述
- 2、半導體存儲晶片簡介
- 3、随機存取存儲器(RAM)
- 4、隻讀存儲器(ROM)
- 5、存儲器與CPU的連接配接
- 6、存儲器的校驗
- 7、提高訪存速度的措施
- 3、高速緩沖存儲器
-
- 一、概述
-
- 二、Cache的工作原理
- 三、Cache的基本結構
- 四、Cache的讀寫操作
- 5、Cache的改進
- Cache-主存的位址映射
- 4、輔助存儲器
-
- 一、概述
- 二、磁記錄原理和記錄方式
- 三、硬磁盤存儲器
- 五、輸入輸出系統
-
- 一、概述
-
- 1、輸入輸出系統的發展概況
- 2、輸入輸出系統的組成
- 3、I/O裝置與主機的聯系方式
- 4、I/O裝置與主機資訊傳送的控制方式
- 二、外部裝置
-
- 一、概述
- 二、輸入裝置
- 三、輸出裝置
- 四、其他
- 五、多媒體裝置
- 三、I/O接口
-
- 一、概述
- 二、接口的功能群組成
- 三、接口類型
- 四、程式查詢方式
- 五、程式中斷方式
-
- 1、中斷的概念
- 2、I/O中斷的産生
- 3、程式中斷方式的接口電路
- 4、I/O中斷處理過程
- 5、中斷服務程式流程
- 六、DMA方式
-
- 1、DMA方式的特點
- 2、DMA接口的功能群組成
- 3、DMA的工作過程
- 六、計算機的運算方法
-
- 1、無符号數和有符号數
-
- 一、無符号數
- 二、有符号數
- 2、數的定點表示和浮點表示
- 3、定點運算
- 4、浮點四則運算
- 5、算數邏輯單元
- 7、指令系統
-
- 一、機器指令
- 二、操作數類型和操作種類
-
- 1、操作數類型
- 2、資料在存儲器中的存放方式
- 資料在存儲器中的存放方式
- 3、操作類型
- 三、尋址方式
-
- 1、指令尋址
- 2、資料尋址
- 四、指令格式舉例
-
- 1、設計指令格式時應考慮的各種因素
- 五、RISC技術
- 八、CPU的結構和功能
-
- 1、CPU的結構
-
- 一、CPU的功能
- 二、CPU結構框圖
- 三、CPU的寄存器
- 2、指令周期
-
- 一、指令周期的基本概念
- 二、指令周期的資料流
- 3、指令流水
-
- 一、如何提高機器速度
- 4、中斷系統
ps:部分沒筆記的等再學習學習了解知識以後再補充
2020/7/12更新挂掉的圖檔
計算機組成原理
一、計算機系統概論
1.1計算機系統簡介
-
現代計算機的多态性
把感應器嵌入和裝備到電網、鐵路、橋梁、隧道、公路、建築、供水系統、大壩、油氣管道等各種物體重,并且被普遍連接配接,形成“物聯網”,然後将“物聯網”與現有的網際網路整合起來,實作人類社會與實體系統的整合,形成智慧地球
一、計算機的軟硬體概念
- 計算機系統
- 硬體:計算機的實體,如主機、外設等。
- 軟體:由具有各類特殊功能的資訊(程式組成),可分為兩類:系統軟體、應用軟體。系統軟體用來管理整個計算機系統(語言處理程式、作業系統、服務型程式、資料庫管理系統、網絡軟體);應用軟體是按任務需要編制成的各種程式如QQ、刀塔。
二、計算機系統的層次結構
-
系統複雜性管理的方法-1
√ 抽象
從程式員角度看層次結構:
三、計算機體系結構和計算機組成
- 計算機體系結構:程式員所見到的計算機系統的屬性概念性的結構與功能特性(指令系統、資料類型、尋址技術、I/O機理)
- 計算機組成:實作計算機體系結構所展現的屬性(具體指令的實作)
1.2計算機的基本組成
- 馮·諾依曼計算機,以運算器為中心。
- 計算機由五大部件組成
- 指令和資料以同等地位存于存儲器,可按位址尋訪
- 指令和資料用二進制表示
- 指令由操作碼和位址碼組成
- 存儲程式
- 以運算器為中心
- 現代計算機,以存儲器為中心的計算機
-
存儲器的基本組成
主存儲器、MAR、MDR、存儲體。
MAR:存儲器位址寄存器反映存儲單元的個數
MDR:存儲器資料寄存器反映存儲字長
- 運算器的基本組成和操作過程
運算器的操作過程
-
控制器的基本組成
完成一條指令的步驟:取指令(PC)、分析指令(IR)、執行指令(CU)
PC:存放目前欲執行指令的位址,具有計數功能(PC)+1→PC
IR:儲存目前要執行的指令
CU:控制單元
- 主機完成一條指令的過程
1.3計算機硬體的主要技術名額
一、機器字長
CPU一次能處理資料的位數與CPU中的寄存器位數有關。通常是八位
二、運算速度
影響運算速度的名額:主頻、核數,每個核支援的線程數、指令的執行速度(吉普森法)、CPI(執行一條指令所需時鐘周期數)、MIPS(每秒執行百萬條指令)、FLOPS(每秒浮點運算次數)
三、存儲容量
存放二進制資訊的總位數。
- 主存容量:存儲單元個數X存儲字長,如MAR、MDR容量;位元組數
- 輔存容量:位元組數
三、系統總線
總線的基本概念
- 總線是連接配接各個部件的資訊傳輸線,是各個部件共享的傳輸媒體。
-
總線上資訊的傳送的兩種方式
串行
并行
- 總線結構
- 單總線結構
- 雙總線結構以CPU為中心
- 以存儲器為中心的雙總線結構
- 三總線結構
- 三總線結構的另一種形式
- 四總線結構
總線的分類
- 片内總線:晶片内部的總線
- 系統總線:計算機各部件之間的資訊傳輸線
- 資料總線:雙向 與機器字長、存儲字長有關
- 位址總線:單向 與存儲位址、I/O位址有關,由CPU發出
- 控制總線:有出 有入,存儲器讀、存儲器寫、總線允許、中斷确認
- 通信總線
- 用于計算機系統之間或計算機系統與其他系統(如控制儀表、移動通信等)之間的通信
- 傳輸方式:串行通信總線、并行通信總線。
總線的特性和性能名額
- 總線實體實作
- 總線的特性
-
機械特性
尺寸、形狀、管腳數、排列順序
-
電氣特性
傳輸方向和有效的電平範圍
-
功能特性
每根傳輸線的功能:位址、資料、控制
- 時間特性
-
- 總線的性能名額
-
總線寬度
資料線的根數
-
标準傳輸率
每秒傳輸的最大位元組數(MBps)
-
時鐘同步/異步
同步、不同步(跟異步的概念不同,有好幾種方式不同步)
-
總線複用
位址線與資料線複用。“複用”減少晶片的管腳數
-
信号線數
位址線、資料線和控制線的總和
-
總線控制方式
突發、自動、仲裁、邏輯、計數
-
其他名額
負載能力(可以挂多少個I/O裝置)
-
- 總線标準
總線控制(重點!!!)
- 一、總線判優控制
- 1、基本概念
- 主裝置 (子產品):對總線有控制權
- 從裝置(子產品):響應從主裝置發來的總線指令
- 2、總線判優控制的兩種方式
- 集中式
- 鍊式查詢
- 計數器定時查詢
- 獨立請求方式
- 分布式
- 集中式
- 1、基本概念
- 二、總線通信控制
-
1、目的
解決通信雙方協調配合問題
-
2、總線傳輸周期
主裝置到從裝置一次完整的可靠的通信周期
- 申請配置設定階段:主子產品申請,總線仲裁決定
- 尋址階段:主子產品向從子產品給出位址和指令
- 傳數階段:主子產品和從摸塊交換資料
- 結束階段:主子產品撤銷有關資訊
- 3、總線通信的四種方式
-
同步通信
由統一時标控制資料傳送
-
異步通信
采用應答方式,沒有公共時鐘标準
-
半同步通信
同步、異步結合
- 以上這三種通信的共同點
- 主子產品發位址、指令 占用總線
- 從子產品準備資料 不占用總線 總線空閑
- 從子產品向主子產品發資料 占用總線
-
分離式通信
充分挖掘系統總線的每個瞬間的潛力,讓系統總線發揮最大效率
一個總線傳輸周期
- 子周期1 主子產品申請占用總線,使用完後既放棄總線的使用權
- 子周期2 從子產品申請占用總線,将各種資訊送至總線上
-
-
四、存儲器
1、概述
一、存儲器分類
- 按存儲器媒體份分類
- 半導體存儲器(TTL(內建度低、功耗高、速度快)、MOS(功耗低,內建度高))。U盤等;易失
- 磁表面存儲器(磁頭、載磁體)。如磁盤、錄音帶等;非易失
- 磁芯存儲器(硬磁材料、環狀元件);非易失
- CD光牒存儲器(雷射、磁光材料);非易失
- 按存取方式分類
- 存取時間與實體位址無關(随機通路)
- 随機存儲器 在程式的執行過程中可讀可寫
- 隻讀存儲器 在程式的執行過程中隻讀
- 存取時間與實體位址有關(串行通路)
- 順序存取存儲器 錄音帶
- 直接存取存儲器 磁盤
- 存取時間與實體位址無關(随機通路)
- 在計算機中的作用分類
- 主存儲器
- RAM(可讀可寫);靜态RAM、動态RAM
- ROM(隻讀);MROM、PROM、EPROM、EEPROM
- 輔助存儲器 磁盤、錄音帶、CD光牒
- Flash Memory
- 高速緩沖存儲器(Cache)
- 主存儲器
二、存儲器的層次結構
-
存儲器三個主要特性的關系
速度 容量 價格/位
-
緩存-主存層次和主存-輔存層次
緩存用來解決主存與CPU速度差距太大的問題
2、主存儲器
1、概述
- 主存的基本組成
- 主存與CPU之間的聯系
- 主存中存儲單元位址的配置設定
- 主存的技術名額
- 存儲容量 主存存放二進制代碼的總位數
-
存儲速度
1、存取時間:存儲器的通路時間、讀出時間、寫入時間
2、存取周期:連續兩次獨立的存儲器操作,(讀與寫)所需的最小間隔時間 ;讀周期 寫周期
- 存儲器的帶寬 位/秒
2、半導體存儲晶片簡介
- 基本結構
3、随機存取存儲器(RAM)
-
靜态RAM(SRAM)
1、靜态RAM基本電路
-
動态RAM(DRAM)
1、動态RAM基本單元電路
- 動态RAM和靜态RAM的比較
4、隻讀存儲器(ROM)
-
掩模ROM(MROM)
行列選擇性交叉處有MOS管為“1”
行列選擇線交叉處無MOS管為“0”
- PROM(一次性程式設計)
- EPROM(多次性程式設計)
-
EEPROM
電可擦寫
局部擦寫
全部擦寫
-
Flash Memory(閃速型存儲器)
EPROM 價格便宜 內建度高
EEPROM 電可擦洗重寫
比EEPROM快 具備RAM功能
5、存儲器與CPU的連接配接
-
存儲容量的擴充
用2片1K X 4位的存儲晶片組成1K X 8位的存儲器
-
子擴充(增加存儲子的數量)
用2片1K X 8位的存儲晶片組成 2K X 8位的存儲器;兩個晶片不能同時操作
-
字、位擴充
用8片 1K X 4位存儲晶片組成4K X 8位的存儲器
6、存儲器的校驗
-
編碼的最小距離
任意兩組合法代碼之間二進制位數的最少差異
編碼的糾錯、檢錯能力與編碼的最小距離有關
7、提高訪存速度的措施
- 采用高速器件
- 采用層次結構 Cache-主存
- 調整主存結構
3、高速緩沖存儲器
一、概述
避免CPU“空等”現象
二、Cache的工作原理
三、Cache的基本結構
四、Cache的讀寫操作
- 讀操作
- “寫操作” Cache和主存的一緻性
-
寫直達法(Write-through)
寫操作時資料既寫入cache又寫入主存
寫操作時間就是通路主存的時間,Cache塊退出時,不需要對主存執行寫操作,更新政策比較容易實作
-
寫回法(Write-back)
寫操作時隻把資料寫入Cache而不寫入主存,當Cache資料被替換出去時才寫回主存
寫操作時間就是通路Cache的時間,Cache塊退出時,被替換的塊需寫回主存增加了Cache的複雜性
-
5、Cache的改進
-
1、增加Cache的級數
片載(片内)Cache
-
2、統一緩存和分立緩存
指令Cache 資料Cache
與指令執行的控制方式有關(是否是流水線)
Cache-主存的位址映射
-
直接映射(離CPU近就采用這種方式)
某一主存塊隻能固定映射到某一緩存塊 不靈活、速度快
-
全相聯映射
某一主存塊能映射到任一緩存塊 成本高、速度低
-
組相聯映射
速度快、cache的命中率高
-
替換算法 (判斷哪一個Cache塊從Cache中退出)
1、先進先出(FIFO)算法
2、近期最少使用(LRU)算法
4、輔助存儲器
一、概述
- 不直接與CPU交換資訊
- 磁表面存儲技術名額
- 記錄密度
-
存儲容量
C = n X k X s
-
平均尋址時間
尋道時間+等待時間
- 數位傳輸率
-
誤碼率
出錯資訊位數與讀出資訊的總位數的比值
二、磁記錄原理和記錄方式
- 磁記錄原理
三、硬磁盤存儲器
- 硬磁盤存儲器的類型
- 固定磁頭和移動磁頭
- 可換盤和固定盤
- 硬磁盤存儲器的結構
五、輸入輸出系統
一、概述
1、輸入輸出系統的發展概況
-
早期
分散連接配接
CPU和I/O裝置串行工作
-
接口子產品和DMA階段
總線連接配接
CPU和I/O裝置并行工作,一個總線可以連接配接多個裝置
- 具有通道結構的階段
- 具有I/O處理機的階段
2、輸入輸出系統的組成
-
一、I/O軟體
1、 I/O指令 CPU指令的一部分
2、通道指令 通道自身的指令
指出數組的首位址、傳送字數、操作指令
-
二、I/O硬體
裝置 I/O接口
裝置 裝置控制器 通道
3、I/O裝置與主機的聯系方式
-
一、I/O裝置編址方式
1、統一編址 用取數、存數指令
2、不統一編址 有專用的I/O指令
-
二、裝置選址
用裝置選擇電路識别是否被選中
-
三、傳送方式
1、串行
2、并行
-
四、聯絡方式
1、立即響應
2、異步工作采用應答信号
3、同步工作采用同步時标
-
五、I/O裝置與主機的連接配接方式
1、輻射式連接配接(分散連接配接)
2、總線連接配接
便于增删裝置
4、I/O裝置與主機資訊傳送的控制方式
- 一、程式查詢方式
- 二、程式中斷方式 程式中斷方式流程
-
三、DMA方式
主存和I/O之間有一條直接資料通道
不中斷執行
周期挪用(周期竊取)
二、外部裝置
一、概述
外部裝置大緻分三類
1、人機互動裝置
2、計算機資訊儲存設備
3、機-機通信裝置 數據機等
二、輸入裝置
- 鍵盤
- 滑鼠
- 觸摸屏
三、輸出裝置
-
顯示器
1、字元顯示
2、圖形顯示
3、圖像顯示
-
列印機
1、擊打式
2、非擊打式
四、其他
- A/D、D/A 模拟/數字(數字/模拟)轉換器
- 終端 由鍵盤和顯示器組成
- 漢字處理
五、多媒體裝置
三、I/O接口
一、概述
為什麼要設定接口?
1、實作裝置的選擇
2、實作資料緩沖達到速度比對
3、實作資料串——并格式轉換
4、實作電平轉換
5、傳送控制指令
6、反映裝置的狀态
二、接口的功能群組成
- 總線連接配接方式的I/O接口電路
-
功能
1、選址功能
2、傳送指令的功能
3、傳送資料的功能
4、反映裝置狀态的功能
-
組成
1、裝置選擇電路
2、指令寄存器、指令譯碼器
3、資料緩沖寄存器
4、裝置狀态标記
- I/O接口的基本組成
三、接口類型
-
1、按資料傳送方式分類
并行接口
串行接口
-
按功能選擇的靈活性分類
可程式設計接口
不可程式設計接口
-
按通用性分類
通用接口
專用接口
-
按資料傳送的控制方式分類
中斷接口
DMA接口
四、程式查詢方式
- 程式查詢流程
- 程式流程
- 程式查詢方式的接口電路
五、程式中斷方式
1、中斷的概念
代辦
2、I/O中斷的産生
代辦
3、程式中斷方式的接口電路
代辦
4、I/O中斷處理過程
代辦
5、中斷服務程式流程
代辦
六、DMA方式
1、DMA方式的特點
- 可直接從I/O裝置傳送到主存
- DMA與主存交換資料的三種方式
-
停止CPU通路主存
控制簡單
CPU處于不工作狀态或保持狀态
未充分發揮CPU對主存的使用率
-
周期挪用(周期竊取)
1、 訪存周期
2、DMA通路主存有三種可能
- CPU此時不訪存
- CPU正在訪存
- CPU與DMA同時請求訪存
- DMA與CPU交替通路
-
2、DMA接口的功能群組成
- 1、DMA接口功能
- 向CPU申請DMA傳送
- 處理總線控制權的轉交
- 管理系統總線、控制資料傳送
-
确定資料傳送的首位址和長度
修正傳送過程中的資料位址和長度
- DMA傳送結束時,給出操作完成信号
- 2、DMA接口的組成
3、DMA的工作過程
-
DMA傳送過程
預處理、資料傳送、後處理
六、計算機的運算方法
1、無符号數和有符号數
一、無符号數
二、有符号數
- 機器數與真值
-
原碼表示法
整數、小數、
- 補碼表示法
- 移碼表示法
2、數的定點表示和浮點表示
代辦
3、定點運算
代辦
4、浮點四則運算
代辦
5、算數邏輯單元
7、指令系統
一、機器指令
二、操作數類型和操作種類
1、操作數類型
- 位址 無符号整數
- 數字 定點數、浮點數、十進制數
- 字元 ASCII碼
- 邏輯數 邏輯運算
2、資料在存儲器中的存放方式
資料在存儲器中的存放方式
- 位元組編址,資料在存儲器彙總的存放方式(存儲字長64位,機器字長32位)
3、操作類型
- 1、資料傳送
-
2、算術邏輯操作
加、減、乘、除、增1、減1、求補、浮點運算、十進制
與、或、非、異或、位操作、位測試、位清除
-
3、位移操作
算術移位、邏輯移位
循環移位
-
轉移
無條件轉移 JMP
條件轉移
三、尋址方式
1、指令尋址
代辦
2、資料尋址
- 立即尋址
- 直接尋址
- 隐含尋址
- 簡介尋址
- 基址尋址
- 堆棧尋址
四、指令格式舉例
1、設計指令格式時應考慮的各種因素
- 指令系統的相容性
-
其他因素
操作類型 包括指令個數及操作的難易程度
資料類型 确定哪些資料類型可參與操作
指令格式 指令字長是否固定、操作碼位數、是否采用擴充操作碼技術;位址碼位數、位址個數、尋址方式類型
尋址方式 指令尋址、操作數尋址
寄存器個數 寄存器的多少直接影響指令的執行時間
五、RISC技術
代辦
八、CPU的結構和功能
1、CPU的結構
一、CPU的功能
-
控制器的功能
取指令 指令控制
分析指令
執行指令,發出各種操作指令 操作控制
控制程式輸入及結果的輸出 時間控制
總線管理 進行中斷
處理異常情況和特殊請求
-
運算器的功能
實作算術運算和邏輯運算
二、CPU結構框圖
- CPU與系統總線
三、CPU的寄存器
-
使用者可見寄存器
1、通用寄存器
2、資料寄存器
3、位址寄存器
4、條件碼寄存器
-
控制和狀态寄存器
1、控制寄存器
PC->MAR->M->MDR->IR
2、狀态寄存器
狀态寄存器 存放條件碼
PSW寄存器 存放程式狀态字
-
控制單元CU和中斷系統
1、CU 産生全部指令的微操作指令序列
2、指令周期
一、指令周期的基本概念
- 去除并執行一條指令所需的全部時間
- 每條指令的指令周期不同
二、指令周期的資料流
3、指令流水
一、如何提高機器速度
-
提高訪存速度
高速晶片 Cache 多體并行
-
提高I/O和主機之間的傳送速度
中斷 DMA 通道 I/O處理機 多總線
-
提高運算器速度
高速晶片 改進算法 快速進位鍊
-
提高整機處理能力
高速器件 改進系統結構,開發系統的并行性