基于嘉立創雙層闆&E5071C的低成本TRL校準
- 嘉立創雙層闆材特性
- TRL校準件設計
-
- TRL校準件總覽
-
- 直通
- 反射
- 傳輸線
- 負載比對
- E5071C TRL校準
-
- 新增校準件
-
- 直通
- 比對負載
- 定義LINE
- 定義反射
- 設定TRL校準件
- 校準過程
-
- 直通校準
- 反射校準
- 傳輸線校準
- 參考文檔
嘉立創雙層闆材特性
雙層闆,介電常數為4.6,總厚度為0.8mm,覆銅各1OZ

此圖隻做參考,需要根據E5071C特點再增加短路校準件。
TRL校準件設計
TRL校準件總覽
直通
- 直通标樣可以是零長度或非零長度。但是根據定義,零長度直通更準确,因為它具有零損耗和無反射。
- 直通不能與線路标樣有相同的電長度。
- 如果插入相位和電長度定義良好,則可使用直通标準設定基準面。
- 直通和線路标準的特性阻抗定義了校準的參考阻抗。
反射
- 隻要連接配接到兩個 VNA 端口時相同,反射标樣可以是具有高反射的任何對象。
- 不需要知道反射的實際幅度。
- 反射标樣的相位必須已知在 1/4 波長内。
- 如果反射标準的大小和相位定義良好,則可以使用該标準來設定基準面。
傳輸線
- 必須具有與直通标準相同的阻抗和傳輸常數。
-
電長度隻需在1/4波長内指定。計算公式如下: E L ( c m ) = ( L i n e x − T h r u ) = 15 f 1 + f 2 EL(cm)=(Line _{x} -Thru)=\frac{15}{f_{1} +f_{2} } EL(cm)=(Linex−Thru)=f1+f215,EL 表示的是中心頻率的四分之一波長電長度,f1是起始頻率,f2 是截止頻率,機關是GHz。實體長度為: L ( c m ) = E L ε e L(cm)=\frac{EL}{\sqrt{\varepsilon _{e} } } L(cm)=εe
EL 相位延時時間為 T ( p s ) = E L c T(ps)=\frac{EL}{c} T(ps)=cEL
- 不能與直通的電長度相同。
- 如果頻率覆寫範圍要寬,就需要多種線路标準Line來定義。必須為頻率範圍提供适當的電長度:在每個頻率下,直通線和線路之間的相位差應大于20度,小于160度。這意味着在實際操作中,單線标準僅在8:1頻率範圍(Frequency Span / Start Frequency)内可用。是以,對于寬頻覆寫,需要多條線路。相位計算公式如下: P h a s e ( d e g ) = 12 × f x × E L ( c m ) Phase(deg)=12\times f_{x} \times EL(cm) Phase(deg)=12×fx×EL(cm)
- 在低頻率下,線路标準可能變得太長,無法實際使用。線标準的最佳長度是頻率跨度幾何平均值(f1×f2的平方根)處的1/4波長。是以頻率很低的話一般不使用TRL校準。
負載比對
- 比對标準是連接配接到端口1和端口2的低反射終端。
- 比對标準可以定義為無限長傳輸線或1端口低反射終端,如負載。
- 比對标準的阻抗成為測量的參考阻抗。為了獲得最佳結果,請在兩個端口上使用相同的負載。是以在實際操作中,我們經常會被告知不管是在哪個端口校準,都盡量使用同一條Line,同一個負載。
E5071C TRL校準
Keysight的TRL校準件有85050C (APC 7mm) and 85052C (3.5mm),打開E5071C,在【Cal KIt】中選擇【85052C】。
如果要新增校準器的話,需要定義以下幾項,以85052C為例,需要對應輸入相關的參數:
- THRU(延遲 0 ps,偏置損耗 1.3 GΩ/s)
- REFLECT(短路,延遲 0 ps)
- MATCH(在 0 到 2GHz 之間)
- LINE1(50-Ω 傳輸線,在 0.2G 到 1GHz 之間延遲為 416 ps)
-
LINE2(50-Ω 傳輸線,在 1G 到 3GHz 之間延遲為 125 ps)
注意:為了保證不連續點的測量結果連續,需要将LINE線的頻率設定為互相覆寫。
以上案例隻是為了說明情況。
可以 根據以上提到的公式,自己編寫一個校準件的生成小工具。
基于嘉立創雙層闆&E5071C的低成本TRL校準嘉立創雙層闆材特性TRL校準件設計E5071C TRL校準參考文檔
新增校準件
單擊【Define STDs】(定義标準)。進入新增校準件設定。
直通
- 單擊【No Name】(1:無名稱)>【Label】(标記),然後輸入【THRU】(直通)。
- 選擇【STD Type】(标準類型)>【Delay/Thru】(時延/直通)。
- 将【Offset Loss】(偏置損耗)設定為 1.3GΩ/s,并将【Offset Delay】(偏置延遲)設定為 0。
基于嘉立創雙層闆&E5071C的低成本TRL校準嘉立創雙層闆材特性TRL校準件設計E5071C TRL校準參考文檔
比對負載
- 單擊【No Name】(3:無名稱)>【Label】(标記)。
- 鍵入【MATCH <0~0.2G】。
- 單擊【STD Type】(标準類型)>【Load】(負載)。
- 将【Max Frequency】(最大頻率)設定為 0.2GHz。
基于嘉立創雙層闆&E5071C的低成本TRL校準嘉立創雙層闆材特性TRL校準件設計E5071C TRL校準參考文檔
定義LINE
- 單擊【No Name - Label】(4:無名稱 - 标記)。
- 鍵入【LINE <0.2~1G】。
- 單擊【STD Type - Thru】(标準類型 - 直通)。
- 将【Offset Delay】(偏置延遲)設定為 416 ps。
- 将【Min Frequency】(最小頻率)設定為 0.2 GHz。
- 将【Max Frequency】(最大頻率)設定為 1 GHz。
定義反射
自己看着填吧。
設定TRL校準件
- 按【Cal】(校準)鍵。
- 單擊【Cal Kit】(校準套件),然後選擇校準套件。
- 單擊【Modify Cal Kit】(修改校準套件)>【TRL Option】(TRL 選件)。
- 單擊【Impedance】(阻抗),選擇參考阻抗。
基于嘉立創雙層闆&E5071C的低成本TRL校準嘉立創雙層闆材特性TRL校準件設計E5071C TRL校準參考文檔 基于嘉立創雙層闆&E5071C的低成本TRL校準嘉立創雙層闆材特性TRL校準件設計E5071C TRL校準參考文檔
校準過程
進行2端口TRL校準
直通校準
- 采用直通或傳輸線連接配接在端口 1 和端口 2 之間
- 單擊【Thru/Line】(直通/傳輸線)。
- 單擊【Port 1-2 Thru】(端口 1-2 直通),進行直通/傳輸線測量。
- 單擊【Return】(傳回)。
基于嘉立創雙層闆&E5071C的低成本TRL校準嘉立創雙層闆材特性TRL校準件設計E5071C TRL校準參考文檔 基于嘉立創雙層闆&E5071C的低成本TRL校準嘉立創雙層闆材特性TRL校準件設計E5071C TRL校準參考文檔
反射校準
- 單擊【Reflect】(反射)
- 單擊【Port 1 Reflect】(端口 x 反射),對測試端口 1 進行反射校準。
- 單擊【Port 2 Reflect】(端口 y 反射),對測試端口 2 進行反射校準。
- 單擊【Return】(傳回)。
基于嘉立創雙層闆&E5071C的低成本TRL校準嘉立創雙層闆材特性TRL校準件設計E5071C TRL校準參考文檔
傳輸線校準
- 單擊【Line/Match】(傳輸線/比對),将對應的Line連接配接上去。
- 單擊【Done】(完成),完成 TRL 2 端口校準。
基于嘉立創雙層闆&E5071C的低成本TRL校準嘉立創雙層闆材特性TRL校準件設計E5071C TRL校準參考文檔 基于嘉立創雙層闆&E5071C的低成本TRL校準嘉立創雙層闆材特性TRL校準件設計E5071C TRL校準參考文檔 基于嘉立創雙層闆&E5071C的低成本TRL校準嘉立創雙層闆材特性TRL校準件設計E5071C TRL校準參考文檔
參考文檔
測試那些事兒