一 簡介【FSMC-SRAM】
SRAM 沒有時鐘線 相當與電腦記憶體條 記憶體條實質是由多個記憶體顆粒(SDRAM)組成。
{SDRAM相對于 SRAM結構較為複雜,價格便宜}
内部結構 A0-A18-> 位址譯碼器 -> 存儲器矩陣 ->列I/O->I/O資料電路
FSMC (Flexible Static Memory Controller) 靈活的靜态存儲器 可以控制SRAM NOR FLASH NAND FLASH
由于不能動态重新整理,是以不能控制SDRAM
FSMC ‘NE0~3’ NE引腳不同可以控制不同的SRAM位址
FSMC 是映射到stm32内部空間
二 讀時序的要求:
1個HCLK時鐘周期:
T=1/72MHZ=1.38*10^-8 s=13.8
1 (DATAST+1+ADDSET+1+2)*13.8>55ns --------------------0+1+1
2 (DATAST+1)*13.8>25
3( ADDSET+1)*13.8>0ns
解上述不等式 取DATAST=1 ADDSET=0 滿足
是以 ADDSET=0;
DATAST=1;此答案測試後卻不能正常工作,由此 改正DATAST=2
三 寫時序的要求:
1個HCLK時鐘周期:
T=1/72MHZ=1.38*10^-8 s=13.8
1 (DATAST+1+ADDSET+1+2)*13.8>55ns --------------------0+1+1
2 (DATAST+1)*13.8>40
3( ADDSET+1)*13.8>0ns
解上述不等式 取DATAST=2 ADDSET=0 滿足
是以 ADDSET=0;
DATAST=2;