目錄
一、基本邏輯門電路
1、二極管或門電路
2、二極管與門電路
3、三極管非門電路
4、二極管與門或非門電路的缺點
5、解決方法
6、DTL與非門電路
二、TTL邏輯門電路
1、TTL與非門基本結構
2、TTL與非門的開關速度
3、TTL與非門傳輸延時時間
4、TTL與非門的電壓傳輸特性及抗幹擾能力
5、TTL與非門抗幹擾能力
6、TTL與非門帶負載能力
7、灌電流負載
8、拉電流負載
9、TTL非門電路
10、TTL或非門電路
11、TTL與或非門電路
12、TTL集電極開路門(OC門）電路
13、三态門
14、三态門應用編輯
15、TTL內建邏輯門電路系列簡介編輯
三、CMOS邏輯門電路
1、NMOS非門編輯
2、NMOS與非門
3、NMOS或非門
4、CMOS非門
5、CMOS非門-電壓傳輸特性
6、CMOS非門-工作速度
7、其他的CMOS門電路
8、帶緩沖級的門電路
9、CMOS異或門電路
10、CMOS三态門
11、CMOS邏輯門電路的系列及主要參數
一、基本邏輯門電路
1、二極管或門電路
分析：
首先二極管正極高于負極，相當于一條導線，如果二極管正極小于負極，相當于斷開的導線。
優先導通原則：電流會根據壓降差選擇優先導通的一路，當一路導通順時電流就增大，那麼二極管就處于一個導線，另一路的二極管就要根據優先導通後的原則去判斷。
- 當A、B都是0V的時候，底下-12V，二極管正極比負極大，二極管相當于導通狀态，0V輸出過來，是以L是0v低電平。
- 當A或B其中一個為5V的時候，因為0比-12v大，5v也比-12v大，根據優先導通的原理，要看誰上面壓降更大，顯然5v的一端比0v的一端壓降更大，那麼5v直接流向L，那麼輸出L就是高電平
- 當A、B同時5V的時候，那麼兩端壓降一樣，但是有一端會優先導通，我們你不管哪一端會優先導通，最後L輸出的還是高電平。
2、二極管與門電路
分析：
首先二極管正極高于負極，相當于一條導線，如果二極管正極小于負極，相當于斷開的導線。
- 當A、B都是0V的時候，Vcc5V，AB的二極管正極比負極大，二極管相當于導通狀态，L相當于直接通過導線接入0V，是以L輸出0V。
- 當A或B其中一個為5V的時候，假設vcc是12v，那麼兩個都二極管處于導通狀态，根據優先導通的原理，那麼其中12比0大12v，而12v比5v大7v，12-0這根二極管的壓降更大，會優先導通。先導通的一端中間就會變為0v，那麼另一個二極管5v接到0v就截止了，那麼輸出L就是低電平。
- 當A、B同時5V的時候，假如vcc12v，那麼兩端壓降一樣，但是有一端會優先導通，不管哪一端會優先導通，那麼相當于L接入了5v的導線中，最後L輸出的還是高電平，假如vcc是5v那麼最後兩根都截止，那麼L相當于接入了vcc，最後也是高電平。
3、三極管非門電路
分析：
若A點輸入0V，三極管截止狀态，因為如果三極管要離開截止狀态，發射結要正偏，但是0V不足以使發射極正偏，那麼3-2這條路不通，那麼L直接接入Vcc，是以L是5v。
若A點輸入5V，那麼發射結正偏，因為Vb>Ve(1>2)，電阻Rb設計合理的話，流入基極電流Ib會很大，那麼三極管就處于飽和狀态，那麼3-2這條路就接通了，那麼L相當于接入地或者飽和壓價0.1v左右，L就是0V。
4、二極管與門或非門電路的缺點
在多個門串接使用時，會出現：
- 低電平偏離标準數值的情況。
- 負載能力差。
原因是穩壓二級管由于制造技術,功率,正反壓降以及擊穿電壓都會存在某些不同,進而導緻電壓降低
分析：
如上圖，左邊D1二極管正偏，且壓降5v-0v大于D2的5v-5v，屬于導通狀态，D1相當于導線，D2截止相當于斷開，p點接入0v，實際因為管壓降的關系可能是0.7v，同L點電壓繼續因為管壓降可能是0.7+0.7=1.4v，如果無限級聯下去，那麼L就不是低電平了。
5、解決方法
将二極管與門（或門）電路和三極管非門電路組合起來。
分析：
三極管是采用飽和狀态的時候2、3導通，L候是0.3v，截止狀态的時候是接到vcc，不會有電平偏移的問題，并且驅動能力強。
6、DTL與非門電路
分析：
當A、B、C全接為高電平5V時，二極管D1～D3都截止，而D4、D5和T導通，且T為飽和導通，VL=0.3V，即輸出低電平。
A、B、C中隻要有一個為低電平0.3V時，則VP～1V，進而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。
二、TTL邏輯門電路
1、TTL與非門基本結構
分析：
當輸入端ABC 都為高電平的時候，相當于與3之間斷開，那麼3這個點直接接到vcc為高電平，T2飽和導通，那麼T4相當于接地，T4截止，那麼D相當于也截止，輸出低電平
當輸入端有一個位低電平的時候，T1相當于飽和導通，那麼T2和T3截止，那麼T4相當于飽和導通，D相當于飽和導通，輸出相當于接Vcc高電平。
2、TTL與非門的開關速度
采用多發射極三極管加快了存儲電荷的消散過程。
3、TTL與非門傳輸延時時間
導通延遲時間tPHL一從輸入波形上升沿的中點到輸出波形下降沿的中點所經曆的時間。
截止延遲時間tPLH一從輸入波形下降沿的中點到輸出波形上升沿的中點所經曆的時間。
與非門的傳輸延遲時間:tpd = (tPHL+tPLH)/2
一般TL與非門傳輸延遲時間tpd的值為幾納秒～十幾個納秒。
4、TTL與非門的電壓傳輸特性及抗幹擾能力
- 輸出高電平電壓Voh——在正邏輯體制中代表邏輯“1”的輸出電壓。Voh的理論值為3.6V，産品規定輸出高電壓的最小值Voh (min)=2.4V。
- 輸出低電平電壓Vol——在正邏輯體制中代表邏輯“0”的輸出電壓。Vo的理論值為0.3V，産品規定輸出低電壓的最大值VoL (max)=0.4V。
- 關門電平電壓Voff——是指輸出電壓下降到Voh (min)時對應的輸入電壓。即輸入低電壓的最大值在産品手冊中常稱為輸入低電平電壓，用Vil (max)表示。産品規定Vil (max)=0.8V。
- 開門電平電壓Von——是指輸出電壓下降到VOL (max)時對應的輸入電壓。即輸入高電壓的最小值。在産品手冊中常稱為輸入高電平電壓，用Vih (min)表示。産品規定Vih(min)=2V。
- 門檻值電壓Vth——電壓傳輸特性的過渡區所對應的輸入電壓即決定電路截止和導通的分界線，也是決定輸出高、低電壓的分界線。
近似地: Vth≈Voff≈Von
即Vi<Vth，與非門關門，輸出高電平;
Vi>Vth，與非門開門，輸出低電平
Vth又形象化地稱為門檻電壓。Vth的值為1.3V~1.4V
5、TTL與非門抗幹擾能力
TTL門電路的輸出高低電平不是一個值，而是一個範圍。
同樣，它的輸入高低電平也有一個範圍，即它的輸入信号允許一定的容差，稱為噪聲容限。
低電平噪聲容限 Vnl=Voff-Vol (max)=0.8V-0.4V=0.4V
高電平噪聲容限 Vnh=Von (min)-Von=2.4V-2.0V=0.4V
6、TTL與非門帶負載能力
輸入低電平電流IIL——是指當門電路的輸入端接低電平時，從門電路輸入端流出的電流。
輸入高電平電流lIH——是指當門電路的輸入端接高電平時，流入輸入端的電流。
有兩種情況:
①寄生三極管效應:
IIH=βp*IB1
β為寄生三極管的電流放大系數。
②倒置的放大狀态:
IIH= βi*IB1
β為倒置放大的電流放大系數。由于βp和βi的值都遠小于1,是以IIH的數值比較小，産品規定:IIH<40uA。
coms在這裡就沒有電流。如果一個計算機10萬個ttl *40ua，就不能用了，是以cmos更有優勢
7、灌電流負載
是從負載的角度去看，負載灌入驅動門
n=驅動門IoL/負載門IIL
電流從負載門灌入驅動門。負載不能無線大，如果大到低電平的上限時，就不能增加了。
8、拉電流負載
是從負載的角度去看，負載從驅動門拉電流
n=驅動門的輸出高電平的最大電流Ioh/負載門的輸入高電平的最大電流IIh
0.4/0.04=10 ，一般接10個左右
為什麼要設計拉電流？
灌電流，GPIO能否驅動一個發光二極管，16ma>1.5ma完全可以。
如果是風扇呢？200ma，就不行，是以設計拉電流。
應用
4*3=12v，vcc與gnd
9、TTL非門電路
分析：
A點如果高電平，T1截止，電流灌向T2飽和導通，T3飽和導通，T4截止，D截止，L相當于接地輸出低電平
A點如果低電平，T1飽和導通，T2、T3截止，T4相當于接入vcc飽和導通，D二極管正偏，L高電平
10、TTL或非門電路
分析
如果AB都是0，那麼TlA、T1B都是飽和導通，T2A就和T2B都是截止，那麼T3也是截止，那麼T4飽和導通，L輸出高電平
如果A高電平、B低電平。那麼TA集電極電流等于Vcc，T2導通，T3導通，L輸出低。B低電平，那麼T1B飽和導通，T2B截止，和T2A沒有任何關系。
11、TTL與或非門電路
延伸出來與或非門
12、TTL集電極開路門(OC門）電路
集電極開路門open collector，用三極管做得
線與是一種邏輯關系，意思是TTL器件的輸出直接相連，實作與的邏輯，就是線與的邏輯。
TTL器件是不能直接線與的，如圖所示：
假如G1輸出高電平，G2輸出低電平。面輸出1，那麼T4導通，T3截止；下面輸出0，那麼T4截止，T3飽和導通。L屬于深度飽和狀态，上面2個器件都可能燒壞，兩個器件無法連接配接到一起。L無法形成線與。
我們把上面的三極管拿掉一個，然後從集電極引出來形成一個集電極開路。
上圖如果三極管導通的話，輸出引腳是低電平直接接地了。如果三極管截止的話，集電極相當于斷開，我們稱為高阻态，這個三極管沒法輸出高電平。需要高電平要接一個上拉電阻，再接一個vcc。
當三極管處于截止狀态，下面三極管的引腳相當于斷開，但是通過外部vcc實作了輸出一個高電平。vcc的電壓可以大于基極電壓，oc門可以通過外接上拉電阻可以實作驅動大電壓驅動。
我們連接配接之後，同時輸出高電平或者低電平都沒有問題。如果上面輸出1，下面輸出0。那麼上面的三極管相當于截止，集電極斷開，下面的三極管相當于飽和導通，集電極直接可以接地，兩個器件可以用導線連接配接，實作線與邏輯。
OC門進行線與時，外接上拉電阻Rp的選擇:
13、三态門
高電平、低電平，高阻态
14、三态門應用 數字電路和模拟電路-4基本邏輯門電路一、基本邏輯門電路二、TTL邏輯門電路三、CMOS邏輯門電路
單向總線：如果左圖，D1輸入，EN使能，那麼就能驅動這個總線。同樣如何Do取反，下面的器件不工作。
en可以拿出來控制，實作分時雙向傳送。
15、TTL內建邏輯門電路系列簡介 數字電路和模拟電路-4基本邏輯門電路一、基本邏輯門電路二、TTL邏輯門電路三、CMOS邏輯門電路
（1）74系列—為TTL內建電路的早期産品，屬中速TTL器件。
（2）74L系列—為低功耗TTL系列，又稱LTTL系列。
（3）74H系列—為高速TTL系列。
（4）74S系列—為肖特基TTL系列，進一步提高了速度。
其中74S系列的幾點改進:
- 采用了抗飽和三極管
- 将Re2用“有源洩放電路代替”。
- 輸出級采用了達林頓結構。
- 輸入端加了三個保護二極管。
- 74LS系列—為低功耗肖特基系列。
- 74AS系列—為先進肖特基系列,
- 74ALS系列—為先進低功耗肖特基系列。
三、CMOS邏輯門電路
1、NMOS非門 數字電路和模拟電路-4基本邏輯門電路一、基本邏輯門電路二、TTL邏輯門電路三、CMOS邏輯門電路
g代表放大倍數
2、NMOS與非門
3、NMOS或非門
4、CMOS非門
任意一個狀态，隻有一個管子是處于導通狀态。
5、CMOS非門-電壓傳輸特性
門檻值電壓Vdd/2
6、CMOS非門-工作速度
10ns
7、其他的CMOS門電路
8、帶緩沖級的門電路
9、CMOS異或門電路
10、CMOS三态門
與ttl相同
11、CMOS邏輯門電路的系列及主要參數
與TTL相比coms能耗更低，速度更快。