電路設計及pcb布線時的設計可靠性原則

目前電子器材用于各類電子裝置和系統仍然以印制電路闆為主要裝配方式。實踐證明，即使電路原理圖設計正确，印制電路闆設計不當，也會對電子裝置的可靠性産生不利影響。例如，如果印制闆兩條細平行線靠得很近，則會形成信号波形的延遲，在傳輸線的終端形成反射噪聲。是以，在設計印制電路闆的時候，應注意采用正确的方法。

　　

1 接地

　　

地線設計在電子裝置中，接地是控制幹擾的重要方法。如能将接地和屏蔽正确結合起來使用，可解決大部分幹擾問題。電子裝置中地線結構大緻有系統地、機殼地（屏蔽地）、數字地（邏輯地）和模拟地等。在地線設計中應注意以下幾點：

　　

1）.正确選擇單點接地與多點接地在低頻電路中，信号的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環流對幹擾影響較大，因而應采用一點接地。當信号工作頻率大于10MHz時，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地。當工作頻率在1～10MHz時，如果采用一點接地，其地線長度不應超過波長的1/20，否則應采用多點接地法。

　　

2）.将數字電路與模拟電路分開電路闆上既有高速邏輯電路，又有線性電路，應使它們盡量分開，而兩者的地線不要相混，分别與電源端地線相連。要盡量加大線性電路的接地面積。

　　

3）.盡量加粗接地線若接地線很細，接地電位則随電流的變化而變化，緻使電子裝置的定時信号電平不穩，抗噪聲性能變壞。是以應将接地線盡量加粗，使它能通過三位于印制電路闆的允許電流。如有可能，接地線的寬度應大于3mm.

　　

4）.将接地線構成閉環路設計隻由數字電路組成的印制電路闆的地線系統時，将接地線做成閉環路可以明顯的提高抗噪聲能力。其原因在于：印制電路闆上有很多內建電路元件，尤其遇有耗電多的元件時，因受接地線粗細的限制，會在地結上産生較大的電位差，引起抗噪聲能力下降，若将接地結構成環路，則會縮小電位內插補點，提高電子裝置的抗噪聲能力。

　　

2 電磁相容設計

　　

電磁相容性設計電磁相容性是指電子裝置在各種電磁環境中仍能夠協調、有效地進行工作的能力。電磁相容性設計的目的是使電子裝置既能抑制各種外來的幹擾，使電子裝置在特定的電磁環境中能夠正常工作，同時又能減少電子裝置本身對其它電子裝置的電磁幹擾。

　　

1）.選擇合理的導線寬度由于瞬變電流在印制線條上所産生的沖擊幹擾主要是由印制導線的電感成分造成的，是以應盡量減小印制導線的電感量。印制導線的電感量與其長度成正比，與其寬度成反比，因而短而精的導線對抑制幹擾是有利的。時鐘引線、行驅動器或總線驅動器的信号線常常載有大的瞬變電流，印制導線要盡可能地短。對于分立元件電路，印制導線寬度在1.5mm左右時，即可完全滿足要求；對于內建電路，印制導線寬度可在0.2～1.0mm之間選擇。

　　

2）.采用正确的布線政策采用平等走線可以減少導線電感，但導線之間的互感和分布電容增加，如果布局允許，最好采用井字形網狀布線結構，具體做法是印制闆的一面橫向布線，另一面縱向布線，然後在交叉孔處用金屬化孔相連。

　　

為了抑制印制闆導線之間的串擾，在設計布線時應盡量避免長距離的平等走線，盡可能拉開線與線之間的距離，信号線與地線及電源線盡可能不交叉。在一些對幹擾十分敏感的信号線之間設定一根接地的印制線，可以有效地抑制串擾。

　　

為了避免高頻信号通過印制導線時産生的電磁輻射，在印制電路闆布線時，還應注意以下幾點：

　　●盡量減少印制導線的不連續性，例如導線寬度不要突變，導線的拐角應大于90度禁止環狀走線等。

　　●時鐘信号引線最容易産生電磁輻射幹擾，走線時應與地線回路相靠近，驅動器應緊挨着連接配接器。

　　●總線驅動器應緊挨其欲驅動的總線。對于那些離開印制電路闆的引線，驅動器應緊緊挨着連接配接器。

　　●資料總線的布線應每兩根信号線之間夾一根信号地線。最好是緊緊挨着最不重要的位址引線放置地回路，因為後者常載有高頻電流。

　　●在印制闆布置高速、中速和低速邏輯電路時，排列器件3.抑制反射幹擾為了抑制出現在印制線條終端的反射幹擾，除了特殊需要之外，應盡可能縮短印制線的長度和采用慢速電路。必要時可加終端比對，即在傳輸線的末端對地和電源端各加接一個相同阻值的比對電阻。根據經驗，對一般速度較快的TTL電路，其印制線條長于10cm以上時就應采用終端比對措施。比對電阻的阻值應根據內建電路的輸出驅動電流及吸收電流的最大值來決定。