鎖存器
鎖存器（Latch）是一種對脈沖電平敏感的存儲單元電路，它們可以在特定輸入脈沖電平作用下改變狀态。鎖存，就是把信号暫存以維持某種電平狀态。鎖存器的最主要作用是緩存，其次完成高速的控制器與慢速的外設的不同步問題，再其次是解決驅動的問題，最後是解決一個I/O口既能輸出也能輸入的問題。鎖存器是利用電平控制資料的輸入，它包括不帶使能控制的鎖存器和帶使能控制的鎖存器。
觸發器
lip-flop：觸發器，是時鐘邊沿觸發，可存儲1bitdata，是register的基本組成機關。在每個存儲單元電路上引入一個時鐘脈沖（CLK）作為控制信号，隻有當CLK到來時電路才被“觸發”而動作，并根據輸入信号改變輸出狀态。把這種在時鐘信号觸發時才能動作的存儲單元電路稱為觸發器，以差別沒有時鐘信号控制的鎖存器。
差別
門電路是建構組合邏輯電路的基礎，而鎖存器和觸發器是建構時序邏輯電路的基礎。門電路是由半導體構成的，鎖存器是由門電路構成的，而觸發器是由鎖存器構成的。也就是半導體-》門電路-》鎖存器-》觸發器，前一級是後一級的基礎。latch完成同一個功能所需要的門較觸發器要少，是以在asic中用的較多。
鎖存器電平觸發，非同步設計，受布線延遲影響較大，很難保證輸出沒有毛刺産生。latch将靜态時序分析變得極為複雜。
觸發器邊沿觸發，同步設計，不容易受毛刺的印象。時序分析簡單。面積比latch大，消耗的門電路比latch多。
D觸發器和D鎖存器的差別
鐘控D觸發器其實就是D鎖存器，邊沿D觸發器才是真正的D觸發器，鐘控D觸發器在使能情況下輸出随輸入變化，邊沿觸發器隻有在邊沿跳變的情況下輸出才變化。
兩個鎖存器可以構成一個觸發器,歸根到底還是dff是邊沿觸發的，而latch是電平觸發的。鎖存器的輸出對輸入透明的，輸入是什麼，輸出就是什麼，這就是鎖存器不穩定的原因，而觸發器是由兩個鎖存器構成的一個主從觸發器，輸出對輸入是不透明的，必須在時鐘的上升/下降沿才會将輸入展現到輸出，是以能夠消除輸入的毛刺信号。