ZYNQ-7000的Vivado裸機開發流程

1. 建立工程（Create Project）
2. 建立塊設計（Create Block Design）
3. 添加ZYNQ7 Processing System IP核
4. 根據自己的設計需要，修改ZYNQ7的相關配置，如時鐘，序列槽，定時器，PS-PL設定等
5. 合法有效性檢查（Validate Design）快捷鍵為F6
6. 導出輸出檔案，在source檔案目錄下，選中System.BD，右鍵選擇Generate output products
7. 在Design檔案目錄下，選中System.BD，右鍵選擇Create HDL wrapper建立頂層檔案，勾選let vivado ... autoupdate
8. 綜合實作生成比特流
9. 在File/Export/Export hardware路徑下選擇導出硬體，當用到PL端的可程式設計邏輯資源時，要勾選Include Bitstream，并且PL端的設計要經過綜合，實作和生成比特流過程。
10. 在File目錄下，點選Launch SDK進入SDK開發環境，對Soc開展純軟體開發。
11. 進入SDK開發環境，NEW->Application Projrct建立工程，建立後進行軟體代碼編寫
12. 軟體代碼調試完畢後，開始下載下傳到闆子，當用了PL資源時，就選擇Program FPGA，當沒用PL資源，就右擊.elf檔案Run as->Launch on hardware。