2019備考[嵌入式系統設計師]之“電路基礎”

一、引言

在嵌入式系統的硬體設計中，嵌入式微處理器和外圍裝置接口技術是兩個最為核心的部分，然而支撐這個兩個部分的基礎确實電子電路的基本技術。任何一個嵌入式系統的設計都離不開電子電路的設計。作為嵌入式系統設計師的考試，對這方面的考查或多或少有幾題，但在整個考試題目中所占的比例不多，但這并不能說明以後的考試就不會考查這方面的知識，畢竟這個部分是一個不可缺少的基礎。同時，在嵌入式的一些基礎知識題目的解題中，也需要一定電子電路設計的基礎知識。電子電路設計的基礎知識可以寫成幾本書，但是不要害怕。正是如此，考試考查的隻可能是重要概念、基礎知識和基本技能。過去的真題也驗證了這一點，考查的都是電子電路設計的基本步驟，一些基本概念、布線布局的基本原則以及抗幹擾的一些基本措施。想當年，我也是這樣賭一把，把教程上的基本東西梳理清楚，感覺可以應用考試的題目。當然這是一種偷懶的做法，如果您有時間和精力，完全把握這方面的内容是件好事情。

二、複習筆記

1、電路設計原理

-（1）電路闆設計主要分為3個步驟：設計電路原理圖、生成網絡表、設計印制電路版。

-（2）網絡表是電路原理設計和印制電路闆設計中的一個橋梁，它是設計工具軟體自動布線的靈魂。

-（3）網絡表的格式包括2部分：元器件聲明和網絡定義。（缺少任一部分都有可能在布線的時候出錯）

-（4）電路原理圖設計不僅是整個電路設計的第一步，也是電路設計的基礎。

包括以下的一些具體步驟：

A、建立元器件庫中沒有的庫元件。

B、設定圖紙屬性。

C、放置元件。

D、原理圖布線。

E、檢查與校對。

F、電路分析與仿真。

G、生成網絡表。

H、儲存與輸出。

2、PCB電路設計

-（1）PCB設計是電子産品實體結構設計的一部分，它的主要任務是根據電路的原理和所需元件的封裝形式進行實體結構的布局和布線。

-（2）PCB設計包括下面一些具體步驟：

A、建立封裝庫中沒有的封裝。

B、規劃電路闆。

C、載入網絡表和元件封裝。

D、布置元件封裝。

E、布線。

F、設計規則檢查。

G、PCB仿真分析。

H、存檔輸出。

3、多層PCB設計的注意事項

-（1）高頻信号線一定要短，不可以有尖（90度直角），兩根線之間的距離不宜平行、過近，否則可能會産生寄生電容。

-（2）如果是兩面闆，一面的線布成橫線，一面的線布成豎線，盡量不要布成斜線。

-（3）一般來說，內建電路線寬一般為0.3mm，間隔也為0.3mm，這個長度約為8～10mil。分立元器件電路線寬一般為1.5mm左右。但是對于電源線或者大電流線應該有足夠寬度，一般需要60～80mil。焊盤一般為64mil。

-（4）單面闆的生産工藝都很差，是以，單面闆的焊盤盡量做得大一些，線要盡量粗一些。

-（5）銅膜線的地線應該在電路闆的周邊，同時将電路上可以利用的空間全部使用銅箔做地線，增強屏蔽能力，并且防止寄生電容。

-（6）電路圖上的地線表示電路中的零電位，并用作電路中其他各點的公共參考點，在實際電路中由于地線阻抗的存在，必然會帶來共阻幹擾，是以，在布線時要注意區分數字地和模拟地，不能将具有地線符号的點随便連接配接在一起，這可能引起有害的耦合而影響電路的正常工作。

4、PCB設計中的可靠性知識

-（1）地線設計：在電子裝置中，接地是控制幹擾的重要方法。

A、正确選擇單點接地與多點接地。

a、在低頻電路中（工作頻率小于1MHz），采用一點接地。

b、在高頻電路中（工作頻率大于10MHz），采用就近多點接地。

B、将數字電路與模拟電路分開，兩者地線不要相混。分别與電源端地線相連。

C、盡量加粗地線。若地線很細，接地電位則随電流的變化而變化，如有可能，接地線的寬度應大于3mm。

D、将接地線構成環路，可以明顯提高抗噪聲能力。

-（2）電磁相容性設計

A、選擇合理的導線寬度。

a、瞬變電流在印制線條上所産生的沖擊幹擾主要是由印制導線的電感成分造成的。

b、時鐘引線、行驅動器和總線驅動器的信号線常常載有大的瞬變電流，導線要盡可能短。

c、對于分立元件，導線寬度載1.5mm左右可滿足要求。

d、對于內建電路，導線寬度可在0.2mm～1mm之間選擇。

B、采用正确的布線政策：最好采用井字形網狀布線結構。

a、PCB的一面橫向布線，另一面縱向布線，然後在交叉孔處用金屬化孔相連。

b、盡量減少導線的不連續性，例如導線不要突變，拐角應大于90度。

c、盡量避免長距離的平行走線，盡可能拉開線與線之間的距離。

d、信号線與地線及電源線盡可能不交叉。

e、在一些對幹擾十分敏感的信号線之間設定一根地線，可以有效抑制串擾。

C、抑制反射幹擾。

-（3）去耦電容配置。

配置去耦電容可以抑制因負載變化而産生的噪聲，是印制電路闆的可靠性設計的一種正常做法。

配置原則如下：

A、電源輸入端跨接一個10～100uF的電解電容。

B、為每個內建電路晶片配置一個0.01uF的陶瓷電容。

C、對于噪聲能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在晶片的電源線和地線之間直接接入去耦電容。

D、去耦電容的引線不能過長，特别是高頻旁路電容不能帶引線。

-（4）PCB的尺寸與器件的布置。

A、互相有關的元件盡量放得靠近一些。

B、時鐘發生器、晶振和CPU的時鐘輸入端易産生幹擾，要互相靠近一些。

C、易産生噪聲的元件、小電流電路、大電流電路等應盡量遠離邏輯電路。

-（5）散熱設計。

5、電子設計原理

-（1）EDA是指以計算機為工作平台，融合了應用電子技術、計算機技術、智能化技術最新成果而研制成的電子CAD通用軟體包。利用EDA工具，電子工程師可以将電子産品的由電路設計、性能分析到IC設計圖或PCB設計圖整個過程在計算機上自動處理完成。

-（2）“自頂向下”的設計方法。

先從系統設計入手，在頂層進行功能框圖的劃分和結構設計。在框圖一級進行仿真和糾錯，并用硬體描述語言對高層次的系統行為進行描述，在系統一級進行驗證，然後用綜合優化工具生成具體的門電路網表，其對應的實體實作級可以是PCB或專用內建電路。

-（3）VHDL是一種全方位的硬體描述語言，包括系統行為級、寄存器傳輸級和邏輯門級多個設計層次，支援結構、資料流、行為3種描述形式的混合描述。

6、電子電路測試原理與方法

-（1）故障檢測：判斷故障是否存在，即隻判斷有無故障。

-（2）故障診斷（故障定位）：不僅判斷故障是否存在，而且指出故障位置。

-（3）仿真：對設計過程中得到的電路參數驗證其正确性。

-（4）測試：判斷産品是否合格。

-（5）可測試設計的3個方面是：測試生成、測試驗證、測試設計。

-（6）JTAG測試接口是IC晶片測試方法的标準。

7、硬體抗幹擾測試

-（1）形成幹擾的3個基本要素：幹擾源、傳播路徑和敏感器件。

-（2）幹擾的耦合方式：幹擾源産生的幹擾信号要通過一定的耦合通道才對系統産生作用。