FPGA基本邏輯單元

一、邏輯單元：在FPGA器件内部，用于完成使用者邏輯的最小單元，ALTERA叫做LE(Logic Element),XILINK叫做LC(Logic Cell)。

二、邏輯單元主要由兩部分組成：查找表(LUT)、可程式設計寄存器。

查找表用于完成使用者需要的邏輯功能，一般為4輸入1輸出的組合邏輯。

可程式設計寄存器可以配置成D觸發器、T觸發器、JK觸發器、SR觸發器，每個寄存器包含四個輸入信号：時鐘輸入、時鐘使能、複位輸入、資料輸入。