【FPGA筆記系列8】計數器的各種寫法

計數器寫法一

module counter16(          
    input clk,            //時鐘信号         第2行    
    output [3:0] cn       //計數器輸出信号    第3行   
 );
  
reg [3:0] num=0;