Table 4-1列出來了master與slave的連接配接。
• Y — 表示master與slave之間有連接配接（是指通過總線連接配接master與slave，這裡的master與slave沒有跨越不同速率的總線）；
• - — 表示master與slave之間沒有連接配接，即不存在該master對slave的通路；
• n — 表示master與slave之間通過Bridge n連接配接（直接通過Bridge n連接配接，或者Bridge n連接配接了master與slave所連接配接的兩個不同速率的總線）。
如圖（Table 4-1）所示：
AIF_Master通過Bridge 7通路了MSMC_SES（DDR的接口）；
AIF_Master與CorePacx_SDMA （x=0,1,2,3,SDMA中的S=Slave，表示CorePac資源作為被通路的對象，即是CorePac提供給協處理的用于通路CorePac内部L1，L2快速記憶體的接口，該接口由CorePac内部的EMC子子產品提供）之間有總線連接配接（Y），根據” TI_DSP總線bus - 2”中的圖可知，FFTC實際上是通過CPU/3總線直接通路CorePacx_SDMA的。
Figure 4-1，4-2兩個圖是對"TI_DSP總線bus - 2"中TeraNet switch fabric圖中的連接配接CPU/2總線與CPU/3總線的Bridge的較長的描述，描述了Master是怎麼通過CPU/2總線（or CPU/3總線）進入Bridgen，然後通過Bridgen的速率轉化，進而進入到CPU/3總線（or CPU/2總線），最後通路slave。
如Figure 4-1，4-2所示：
還以AIF_Master為例，AIF_Master首先向CPU/3總線發起通路請求，然後進入連接配接CPU/2總線的Bridge（即Figure 4-1中的Bridge 5~10，Bridge 5~10就是連接配接CPU/3與CPU/2總線的Bridge，是個Bridge組），根據Table 4-1，對于AIF_Master，将選擇Bridge 7，是以通過Bridge 7的速率轉換，AIF_Master的通路請求進入CPU/2總線（見圖Figure 4-2），最後發起對MSMC_SES端口的通路，進而可以通路到DDR。
Figure 4-2中的Bridge 1~4是連接配接CPU/2與CPU/3的Bridge，是個Bridge組，不再舉例說明。
