電路闆級的EMC設計 （2）元件的選擇和電路設計技術

文章目錄

• 電路闆級的EMC設計 （2）元件的選擇和電路設計技術
• • 文檔簡介
  • 第二部分：元件的選擇和電路設計技術
  • • 元件組
    • • 1.電阻
      • 2.電容
      • 3.電感
      • 4.二極管
    • 內建電路
    • 微控制器電路

文檔簡介

應用文檔從元件選擇、電路設計和印制電路闆的布線等幾個方面讨論了電路闆級的電磁相容性（EMC）設計

本文從以下幾個部分進行論述：

• 第一部分：電磁相容性的概述
• 第二部分：元件選擇和電路設計技術
• 第三部分：印制電路闆的布線技術

第二部分：元件的選擇和電路設計技術

元件的選擇和電路設計是影響闆級電磁相容性性能的主要因素。每一種電子元件都有它各自的特性，是以，要求在設計時仔細考慮。下面将讨論一些常見的用來減少或抑制電磁相容性的電子元件和電路設計技術。

元件組

有兩種基本的電子元件組：有引腳的和無引腳的元件。

有引腳線元件有寄生效果，尤其在高頻時。該引腳形成了一個小電感，大約是 1nH/mm/引腳。引腳的末端也能産生一個小電容性的效應，大約有4pF。是以，引腳的長度 應盡可能的短。

與有引腳的元件相比，無引腳且表面貼裝的元件的寄生效果要小一些。其典型值為： 0.5nH的寄生電感和約0.3pF的終端電容。從電磁相容性的觀點看，表面貼裝元件效果最好 ，其次是放射狀引腳元件，最後是軸向平行引腳的元件。

1.電阻

由于表面貼裝元件具有低寄生參數的特點，是以，表面貼裝電阻總是優于有引腳電阻，對于有引腳的電阻，應首選碳膜電阻，其次是金屬膜電阻，最後是線繞電阻。

由于在相對低的工作頻率下（約MHz數量級），金屬膜電阻是主要的寄生元件，是以其适合用于高功率密度或和高準确度的電路中。

線繞電阻有很強的電感特性，是以在對頻率敏感的應用中不能用它。它最适合用在大功率處理的電路中。

在放大器的設計中，電阻的選擇非常重要。在高頻環境下，電阻的阻抗會因為電阻的電感效應而增加。是以，增益控制電阻的位置應該盡可能的靠近放大器電路以減少電路闆 的電感。

在上拉/下拉電阻的電路中，半導體或內建電路的快速切換會增加上升時間。為了減小這個影響，所有的偏置電阻必須盡可能靠近有源器件及他的電源和地，進而減少PCB連線 的電感。

在穩壓（整流）或參考電路中，直流偏置電阻應盡可能地靠近有源器件以減輕去耦效應（即改善瞬态響應時間）。 在RC濾波網絡中，線繞電阻的寄生電感很容易引起本機振蕩，是以必須考慮由電阻引起的電感效應。

2.電容

由于電容種類繁多，性能各異，選擇合适的電容并不容易。但是電容的使用可以解決許多EMC問題。接下來的幾小節将描述幾種最常見的電容類型、性能及使用方法。鋁質電解電容通常是在絕緣薄層之間以螺旋狀纏繞金屬箔而制成，這樣可在機關體積内得到較大的電容值，但也使得該部分的内部感抗增加。

钽電容由一塊帶直闆和引腳連接配接點的絕緣體制成，其内部感抗低于鋁電解電容。陶質電容的結構是在陶瓷絕緣體中包含多個平行的金屬片。其主要寄生為片結構的感抗，并且通常這将在低于MHz的區域造成阻抗。

絕緣材料的不同頻響特性意味着一種類型的電容會比另一種更适合于某種應用場合。鋁電解電容和钽電解電容适用于低頻終端，主要是存儲器和低頻濾波器領域。在中頻範圍 内（從KHz到MHz），陶質電容比較适合，常用于去耦電路和高頻濾波。特殊的低損耗 （通常價格比較昂貴）陶質電容和雲母電容适合于甚高頻應用和微波電路。

為得到最好的EMC特性，電容具有低的ESR（Equivalent Series Resistance，等效串聯電阻）值是很重要的，因為它會對信号造成大的衰減，特别是在應用頻率接近電容諧振 頻率的場合。

a）旁路電容

旁路電容的主要功能是産生一個交流分路，進而消去進入易感區的那些不需要的能量。旁路電容一般作為高頻旁路器件來減小對電源子產品的瞬态電流需求。通常鋁電解電容和钽電容比較适合作旁路電容，其電容值取決于PCB闆上的瞬态電流需求，一般在10至470µF範圍内。若PCB闆上有許多內建電路、高速開關電路和具有長引線的電源，則應選擇大容量的電容。

b）去耦電容

有源器件在開關時産生的高頻開關噪聲将沿着電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關噪聲在闆上的傳播和将噪聲引導到地。

實際上，旁路電容和去耦電容都應該盡可能放在靠近電源輸入處以幫助濾除高頻噪聲。去耦電容的取值大約是旁路電容的1/100到1/1000。為了得到更好的EMC特性，去耦電容還應盡可能地靠近每個內建塊（IC），因為布線阻抗将減小去耦電容的效力。

陶瓷電容常被用來去耦，其值決定于最快信号的上升時間和下降時間。例如，對一個33MHz的時鐘信号，可使用4.7nF到100nF的電容；對一個100MHz時鐘信号，可使用10nF的 電容。

選擇去耦電容時，除了考慮電容值外，ESR值也會影響去耦能力。為了去耦，應該選擇ESR值低于1歐姆的電容。

c）電容諧振

接下來簡單讨論一下如何根據諧振頻率選擇旁路電容和去耦電容的值。如圖3所示，電容在低于諧振頻率時呈現容性，而後，電容将因為引線長度和布線自感呈現感性。表1列出了兩種陶瓷電容的諧振頻率，一種具有标準的0.25英寸的引腳和3.75nH的内部互連自感，另一種為表面貼裝類型并具有1nH的内部自感。我們看到表面貼裝類型的諧振頻率是通孔插裝類型的兩倍。

另一個影響去耦效力的因素是電容的絕緣材料（電媒體）。去耦電容的制造中常使用鋇钛酸鹽陶瓷（Z5U）和锶钛酸鹽（NPO）這兩種材料。Z5U具有較大的介電常數，諧振頻率在1MHz到20MHz之間。NPO具有較低的介電常數，但諧振頻率較高（大于10MHz）。 是以Z5U更适合用作低頻去耦，而NPO用作50MHz以上頻率的去耦。

常用的做法是将兩個去耦電容并聯。這樣可以在更寬的頻譜分布範圍内降低電源網絡産生的開關噪聲。多個去耦電容的并聯能提供6dB增益以抑制有源器件開關造成的射頻電流。

多個去耦電容不僅能提供更寬的頻譜範圍，而且能提供更寬的布線以減小引線自感， 是以也就能更有效的改善去耦能力。兩個電容的取值應相差兩個數量級以提供更有效的去耦（如0.1 µF + 0.001 µF并聯）。

需要注意的是數字電路的去耦，低的ESR值比諧振頻率更為重要，因為低的ESR值可以提供更低阻抗的到地通路，這樣當超過諧振頻率的電容呈現感性時仍能提供足夠的去耦能力。

3.電感

電感是一種可以将磁場和電場聯系起來的元件，其固有的、可以與磁場互相作用的能力使其潛在地比其他元件更為敏感。和電容類似，聰明地使用電感也能解決許多EMC問題。

下面是兩種基本類型的電感：開環和閉環。它們的不同在于内部的磁場環。在開環設計中，磁場通過空氣閉合；而閉環設計中，磁場通過磁芯完成磁路。如圖4所示。

電感比起電容和電阻而言的一個優點是它沒有寄生感抗，是以其表面貼裝類型和引線類型沒有什麼差别。

開環電感的磁場穿過空氣，這将引起輻射并帶來電磁幹擾（EMI）問題。在選擇開環電感時，繞軸式比棒式或螺線管式更好，因為這樣磁場将被控制在磁芯（即磁體内的局部磁場）。

對閉環電感來說，磁場被完全控制在磁心，是以在電路設計中這種類型的電感更理想，當然它們也比較昂貴。螺旋環狀的閉環電感的一個優點是：它不僅将磁環控制在磁心，還可以自行消除所有外來的附帶場輻射。

電感的磁芯材料主要有兩種類型：鐵和鐵氧體。

鐵磁芯電感用于低頻場合（幾十KHz），而鐵氧體磁芯電感用于高頻場合（到MHz）。是以鐵氧體磁芯電感更适合于EMC應用。

在EMC應用中特别使用了兩種特殊的電感類型：鐵氧體磁珠和鐵氧體磁夾。鐵和鐵氧體可作電感磁芯骨架。鐵芯電感常應用于低頻場合（幾十KHz），而鐵氧體芯電感常應用于高頻場合（MHz）。是以鐵氧芯感應體更适合于EMC應用。

在EMC的特殊應用中，有兩類特殊的電感：鐵氧體磁珠和鐵氧體夾。鐵氧體磁珠是單環電感，通常單股導線穿過鐵氧體型材而形成單環。這種器件在高頻範圍的衰減為10dB，而直流的衰減量很小。類似鐵氧體磁珠，鐵氧體夾在高達MHz的頻率範圍内的共模（CM）和差模（DM）的

衰減均可達到10dB至20dB。

在DC-DC變換中，電感必須能夠承受高飽和電流，并且輻射小。線軸式電感具有滿足該應用要求的特性。在低阻抗的電源和高阻抗的數字電路之間，需要LC濾波器，以保證電源電路的阻抗比對，如圖6所示。

電感最廣泛的應用之一是用于交流電源濾波器，如圖7所示。

圖7中，L1是共模扼流圈，它既通過其初級電感線圈實作差分濾波，又通過其次級電感線圈實作共模濾波。L1、Cx1和Cx2構成差分濾波網絡，以濾除進線間的噪聲。L1、Cy1和Cy2構成共模濾波網絡，以減小接線回路噪聲和大地的電位差。對于50Ω的終端阻抗，典型的EMI濾波器在差分模式能降低50 dB/十倍頻程，而在共模降低為40 dB/十倍頻程。

4.二極管

二極管是最簡單的半導體器件。由于其獨特的特性，某些二極管有助于解決并防止與EMC相關的一些問題。表2列出了典型的二極管。

二極管的應用

許多電路為感性負載，在高速開關電流的作用下，系統中産生瞬态尖峰電流。二極管是抑制尖峰電壓噪聲源的最有效的器件之一。下面舉例說明用二極管實作尖峰抑制。

如圖8所示，控制終端開/關線圈，線圈中的開關尖峰脈沖将耦合并輻射到電路的其它

部分。二極管D1能嵌位電壓的波動。

圖9中的二極管用于抑制高壓開關的尖峰電壓。

圖10是典型的變壓和整流電路。D2是肖特基或齊納二極管，用于抑制濾波後的尖峰瞬态噪聲電壓。

在汽車控制應用中，無論有刷還是無刷電機，當電機運作時，都将産生電刷噪聲或換向噪聲。是以需要噪聲抑制二極管，為了改進噪聲抑制效果，二極管應盡量靠近電機接點。

在電源輸入電路中，需要用TVS或高電壓變阻器進行噪聲抑制。

信号連接配接接口的EMI問題之一是靜電釋放（ESD）。屏蔽電纜和連接配接器用于保護而不受外界靜電的幹擾。另一種方法是使用TVS或變阻器保護信号線。

內建電路

現代數字內建電路（IC）主要使用CMOS工藝制造。CMOS器件的靜态功耗很低，但 是在高速開關的情況下，CMOS器件需要電源提供瞬時功率，高速CMOS器件的動态功率 要求超過同類雙極性器件。是以必須對這些器件加去耦電容以滿足瞬時功率要求。

（1）內建電路封裝

現在內建電路有多種封裝結構，對于分離元件，引腳越短，EMI問題越小。因為表貼器件有更小的安裝面積和更低的安裝位置，是以有更好的EMC性能，是以應首選表貼器件 。甚至直接在PCB闆上安裝裸片。

IC的引腳排列也會影響EMC性能。電源線從子產品中心連到IC引腳越短，它的等效電感越少。是以VCC與GND之間的去耦電容越近越有效。

無論是內建電路、PCB闆還是整個系統，時鐘電路是影響EMC性能的主要因素。內建電路的大部分噪聲都與時鐘頻率及其多次諧波有關。是以無論電路設計還是PCB設計都應該考慮時鐘電路以減低噪聲。合理的地線、适當的去耦電容和旁路電容能減小輻射。用于時鐘配置設定的高阻抗緩沖器也有助于減小時鐘信号的反射和振蕩。

對于使用TTL和CMOS器件的混合邏輯電路，由于其不同的開關/保持時間，會産生時鐘、有用信号和電源的諧波。為避免這些潛在的問題，最好使用同系列的邏輯器件。由于CMOS器件的門限寬，現在大多數設計者選用CMOS器件。由于制造技術是CMOS工藝，是以微處理器的接口電路也優選這種器件。需要特别注意的是，未使用的CMOS引腳應該接地線或電源。在MCU電路中，噪聲來自沒連線/終端的輸入，以至MCU執行錯誤的代碼。

它也是設計微控制器接口首選的邏輯系列産品,這些微控制器也是基于CMOS技術制造的。關于CMOS裝置，一個重要方面就是其不用的輸入引腳要懸空或者接地。在MCU電路中，噪聲環境可能引起這些輸入端運作混亂，還導緻MCU運作亂碼。

（2）電壓校準

對于典型的校準電路，适當的去耦電容應該盡可能近地放置在校準電路的輸出位置，因為在跟蹤過程中,距離在校準的輸出和負荷之間将會産生電感影響，并引起校準電路的内部振動。一個典型例子，在校準電路的輸入和輸出中，加上0.1uF的去耦電容可以避免可能的内在振動和過濾高頻噪聲。除此之外，為了減少輸出脈動，要加上一個相對大的旁路電容(10uF/A)。圖11示範了校準電路的旁路和去耦電容。電容要放到離校準裝置盡可近的地方。

（3）線路終端

當電路在高速運作時,在源和目的間的阻抗比對非常重要。因為錯誤的比對将會引起信号回報和阻尼振蕩。過量的射頻能量将會輻射或影響到電路的其他部份，引起EMI(電磁相容性)問題。信号的端接有助于減少這些非預計的結果。

信号端接不但能減少在源和目的之間比對阻抗的信号回報和振鈴，而且也能減緩信号邊沿的快速上升和下降。

有很多種信号端接的方法,每種方法都有其利弊。表3給出了一些信号端接方法的概要。

a)串聯/源端接 (Series/Source Termination)

圖12示範了串聯/源端接方法。在源Zs和分布式的線迹Zo之間，加上了源端接電阻Rs，用來完成阻抗比對。Rs還能吸收負載的回報。

Rs必須離源驅動電路盡可能的近。Rs的值在等式Rs=(Zo-Zs)中是實數值。一般Rs大約取15－75歐的一個值。

b)并聯端接

圖13示範了并聯端接方法。附加一個并聯端接電阻Rp，這樣 Rp // Zl就和Zo相比對了。

但是這個方法對手持式産品不适用的，因為Rp的值太小了(一般為50歐)，而且這個方法很耗能量，再者這個方法還需要源驅動電路來驅動一個較高的電流([email protected],50歐)。

由于ZolCd的值還使這個方法增加了一個小的延時，這裡Zol = Rp //ZL和Cd是負載的輸入分流電容。

c)RC端接

圖14示範了RC端接方法。這個方法類似于并聯端接，但是增加了一個C1。和在并聯端接方法中一樣，R用于提供比對Zo的阻抗。C1為R提供驅動電流并過濾掉從線迹到地的射頻能量。是以，相比并聯端接方法，RC端接方法需要的源驅動電流更少。

R和C1的值由Zo，Tpd(環路傳輸延遲)和Cd确定。

時間常數，RC = 3 x Tpd，這裡R // Zl = Zo , C = C1 // Cd。

d)Thevenin端接

圖15示範了Thevenin端接方法。此電路由上拉電阻R1和下拉電阻R2組成，這樣就使邏輯高和邏輯低與目标負載相符。R1和R2的值由R1 // R2 = Zo決定。

R1 + R2 + ZL的值要保證最大電流不能超過源驅動電路容量。

舉例來說, R1=220歐,R2=330歐

e)二極管端接 (Diode termination)

圖16示範了二極管端接方法。除了電阻被二極管替換以降低損耗之外，它與Thevenin端接方法類似。D1和D2用來限制來自負載的過多信号反射量。與Thevenin端接方法不一樣，二極管不會影響線性阻抗。對這種端接方法而言，選擇Schottky和快速開關二極管是比較好的。

這種端接方法的優點在于不用已知Z0的值，而且還可以和其他類型的端接方法結合使用。通常在MCU的内部應用這種端接方法來保護I/O端口。

微控制器電路

時下，許多IC制造業者不斷地減小微控制器的尺寸以達到在機關矽片上增加更多部件的目的。通常減小尺寸會使半導體更快。這樣一來，雖然MCU時鐘速率無法增加，但是上升和下降速度會增加，進而諧波分量使得頻率值上升。許多情況下，減小微控制器尺寸無法通知給使用者，這樣最初時電路中的MCU是正常的，但以後在産品生命周期中的某個時間就可能出現EMC問題。對此最好的解決方法就是在開始設計電路時就設計一個較穩健的電路。

許多實時應用方面都需要高速MCU，設計者一定要認真對待其電路設計和PCB布線以減少潛在的EMC問題。MCU需要的電源功率随着其處理功率的增加而增加。讓供給電路（比如校準電路）靠近微控制器是不難辦到的，再用一個獨立的電容就可以減少直流電源對其它電路的影響。

MCU通常有一個片上振蕩器，它用自己的晶體或諧振器連接配接，進而避免使用其他時鐘驅動電路的時鐘。這個獨立的時鐘能更好地防止系統其他部份所産生的噪聲輻射。在時鐘頻率方面，MCU通常是對功率要求最高的裝置，這樣讓時鐘靠近MCU就能保證對時鐘頻率僅有最小的驅動需求。

（1）I/O口引腳

對于大多數MCU，引腳通常都是高阻輸入或混合輸入/輸出。高阻輸入引腳易受噪聲影響，并且在非正常終端時會引至寄存器鎖存錯誤的電平。一個非内部終端的輸入引腳需要有高阻抗（例如4.7KΩ或10KΩ）連接配接每個引腳到地或者到供電電平，以便確定一個可知的邏輯狀态。未連接配接的輸入引腳通常浮動在供電電平的中間值周圍，或者由于有内部洩露通路而浮動在不确定的電壓值。

對于IRQ或複位引腳（輸入引腳）來說，其終端比普通I/O口引腳更為重要。如果噪聲導緻這兩個引腳誤觸發，它将對整個電路的行為産生巨大的影響。當輸入引腳未連接配接，同時輸入鎖存器半開半閉時，會導緻IC内部電流洩漏，此時通常可以看到高電流消耗，尤其是在CMOS器件中。是以在輸入引腳終端連接配接高阻抗可以減少供電電流，就象電磁相容的其他好處一樣。

（2）IRQ口引腳

由于中斷對MCU操作有影響，是以它是元件中最敏感的引腳之一。從遠端裝置到PCB闆上的MCU，甚至在插件擴充卡或子系統卡上，IRQ都可以被查詢。是以，確定與中斷請求引腳的任何連線都有瞬時靜電釋放保護是非常重要的。對于靜電釋放來說，在IRQ連線上有雙向二極管、transorbs或金屬氧化變阻器終端通常就足夠了，而且他們還能在不産生大的線路負荷的情況下幫助減少過沖和阻尼震蕩。即便是對價格很敏感的應用，IRQ線上的電阻終端也同樣不可缺少。

（3）複位引腳

不恰當的複位将導緻許多問題，因為不同的應用利用了MCU啟動和斷電的不同條件。複位最基本的功能保證了一旦上電，MCU便開始用可控制的方式執行代碼。

上電時，電源上升到MCU的工作電壓，在晶振穩定之前需要等一段時間。是以在複位引腳上要有時間延時。最簡單的延時就是電阻-電容（RC）網絡，在電流經過電阻時電容開始充電，一直到電平達到了能被MCU在邏輯1狀态時的複位電路檢測到的值為止。

理想情況下沒有嚴格規定電阻和電容的大小，但也有其他方面的考慮。複位引腳的内部洩漏電流通正常定不能超出1µA（針對 Motorola HC08 MCU），這意味着電阻最大為100kΩ，電容不能是電解電容，以保持停止電流的最小值。推薦使用陶瓷電容，因為它折衷了低價格，低洩漏，高頻反應性能好的優點。複位引腳電容非常小（Motorola HC08MCU低于5pF）。對于最小阻抗值也有限制，因為最大上拉電流大約為5mA，1V (Vol )。

加上外部電容的低阻抗電壓源，則确定了上拉電阻的最小值為2KΩ。用二極管來鉗住複位引腳的電壓也是一種推薦做法，能防止供電電壓過度，并且能夠在斷電時令電容迅速放電。

（4）振蕩器

許多MCU合成了倒相放大器，用來與外部晶體或陶瓷共振器一起構成皮爾斯振蕩器結構。下面則讨論用來與特殊外部元件一起得到振蕩的放大器最小增益（跨導）。圖17給出了MCU上使用的典型标準皮爾斯振蕩器結構，晶體在1MHz到20MHz的頻率範圍。下面用簡單的形式給出了MCU的内部電路，與非門後面是變極器。與非門有兩個輸入：一個連到MCU的OSC1腳，另一個連接配接到内部STOP上。

對于振蕩電路來說，必須有正回報，且閉環增益必須比1大。電阻R0導緻了負回報，增大了放大器的開環增益需求。R0通常盡量的大，以将回報減到最小，同時克服上電時的電流洩漏。當使用1MHz和20MHz的晶體時，R0應該在1MΩ至10MΩ的範圍裡。對于陶瓷共振器，R0一般用1 MΩ。

共振器Q和電容C1、C2構成了共鳴回路。C1、C2代表了外部電容和任何并行的寄生電

容。晶體和陶瓷共振器有小信号等效電路，如圖18所示：

R是串聯電阻，L和C是起動或串聯電感、電容。C0是分流電容，它代表了晶體盒中共振器和寄生電容的低頻并聯電容量的總和。任何在OSC1和OSC2引腳之間的附加寄生電容都包括在這個值裡。

晶體制造商的資料手冊裡詳細說明了特殊晶體中R, L, C和C0的值。為了測量這些值，制造商必須給晶體送信号，也就是從晶體裡功率消耗的特殊電平中獲得。然而，在晶體啟動時，通過晶體的唯一信号應歸于熱噪聲，是以晶體裡的功率消耗是非常低的。衆所周知，當晶體内功率消耗減少到低水準時R的有效值可以增長。是以R的最大值由晶體制造者來估計。

既然R0, C1和C2的值不僅依賴于MCU的變極器特性，還依賴于外部晶體或陶瓷共振器的特性，則從各制造商的資料手冊裡可以得到精确的元件結構。