TTL電平、CMOS電平、RS232通信電平的概念及差別

電平的概念：

什麼是電壓、電流、電功率？無線電愛好者都十厘清楚。而談及“電平”能說清楚的人卻不多。盡管人們經常遇到，書刊中亦多次談起電路中的高電平、低電平、電平增益、電平衰減，就連電工必備的萬用表上都有專測電平的方法和刻線，而且“dB”、“dBμ”、“dBm”的字樣也常常可見。盡管如此，因“電平”本身概念抽象，更無恰當的比喻，故人們總是了解不清、記憶不深。

人們在初學“電”的時候，往往把抽象的電學概念用水的具展現象進行比喻。如水流比電流、水壓似電壓、水阻喻電阻。解釋“電平”不妨如法炮制。我們說的“水準”，詞典中解釋與水準面平行、或在某方面達到一定高度，引申指事物在同等條件下的比較結論。如人們常說到張某工作很有水準、李某辦事水準很差。這樣的話都知其含義所在。即指“張某”與“李某”相比而言。故借“水準”來比喻“電平”能使人便于了解。

什麼是“電平”？“電平”就是指電路中兩點或幾點在相同阻抗下電量的相對比值。這裡的電量自然指“電功率”、“電壓”、“電流”并将倍數化為對數，用“分貝”表示，記作“dB”。分别記作：10lg(P2/P1)、20lg(U2/U1)、20lg(I2/I1)上式中P、U、I分别是電功率、電壓、電流。

使用“dB”有兩個好處：其一讀寫、計算友善。如多級放大器的總放大倍數為各級放大倍數相乘，用分貝則可改用相加。其二能如實地反映人對聲音的感覺。實踐證明，聲音的分貝數增加或減少一倍，人耳聽覺響度也提高或降低一倍。即人耳聽覺與聲音功率分貝數成正比。例如蚊子叫聲與大炮響聲相差100萬倍，但人的感覺僅有60倍的差異，而100萬倍恰是60dB。

一、TTL電平：

TTL電平信号被利用的最多是因為通常資料表示采用二進制規定，+5V等價于邏輯“1”，0V等價于邏輯“0”，這被稱做TTL（Transistor-TransistorLogic半導體-半導體邏輯電平）信号系統，這是計算機處理器控制的裝置内部各部分之間通信的标準技術。

TTL電平信号對于計算機處理器控制的裝置内部的資料傳輸是很理想的，首先計算機處理器控制的裝置内部的資料傳輸對于電源的要求不高以及熱損耗也較低，另外TTL電平信号直接與內建電路連接配接而不需要價格昂貴的線路驅動器以及接收器電路；再者，計算機處理器控制的裝置内部的資料傳輸是在高速下進行的，TTL接口的操作恰能滿足這個要求。而TTL型通信大多數情況下，是采用并行資料傳輸方式，而并行資料傳輸對于超過10英尺的距離就不适合了。這是由于可靠性和成本兩面的原因。因為在并行接口中存在着偏相和不對稱的問題，這些問題對可靠性均有影響。

TTL輸出高電平>2.4V，輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是0.4V。

TTL電路是電流控制器件，TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。

輸出L：<0.8V；H：>2.4V。

輸入L：<1.2V；H：>2.0V

TTL器件輸出低電平要小于0.8V，高電平要大于2.4V。輸入，低于1.2V就認為是0，高于2.0就認為是1。

二、CMOS電平：

COMS內建電路是互補對稱金屬氧化物半導體（Complementary symmetrymetal oxide semiconductor）內建電路的英文縮寫，電路的許多基本邏輯單元都是用增強型PMOS半導體和增強型NMOS管按照互補對稱形式連接配接的，靜态功耗很小。COMS電路的供電電壓電壓波動允許±10，當輸出電壓高于VDD-0.5VVDD範圍比較廣在+5--+15V均能正常工作，時為邏輯1，輸出電壓低于VSS+0.5V(VSS為數字地)為邏輯0，扇出數為10--20個COMS門電路.

輸出L：<0.1*Vcc；H：>0.9*Vcc。

輸入L：<0.3*Vcc；H：>0.7*Vcc.

由于CMOS電源采用12V，則輸入低于3.6V為低電平，噪聲容限為1.8V，高于3.5V為高電平，噪聲容限高為1.8V。比TTL有更高的噪聲容限。

三、RS232标準

RS－232原是基于公用電話網的一種串行通信标準，推薦的最大電纜長度為15米，即傳輸距離一般不超過15米。它的邏輯電平以公共地為對稱，其邏輯“0”電平規定在＋3～＋25V之間，邏輯“1”電平則在－3～－25V之間，因而它不僅要使用正負極性的雙電源，而且與傳統的TTL數字邏輯電平不相容，兩者之間必須使用電平轉換。邏輯1的電平為-3～-15V，邏輯0的電平為+3～+15V，注意電平的定義反相了一次。

常用的電平轉換器件有以驅動器MC1488和接收器MC1489為代表的內建電路。其中MC1488采用±12V電源，以産生RS-232标準電平，MC1489采用單一+5V電源。在雙向資料傳輸中，這兩個器件要同時使用，是以要具備正負兩組電源，顯然不友善。

TTL電路的電平就叫TTL電平，CMOS電路的電平就叫CMOS電平電平，TTL內建電路的全名是半導體-半導體邏輯內建電路（Transistor-TransistorLogic),主要有54/74系列标準TTL、高速型TTL（H-TTL）、低功耗型TTL（L-TTL）肖特基型TTL（S-TTL）、低功耗肖特基型TTL（LS-TTL）五個系列。标準TTL輸入高電平最小2V，輸出高電平最小2.4V,典型值3.4V，輸入低電平最大0.8V，輸出低電平最大0.4V，典型值0.2V。S-TTL輸入高電平最小2V，輸出高電平最小Ⅰ類2.5V，Ⅱ、Ⅲ類2.7V,典型值3.4V,輸入低電平最大0.8V，輸出低電平最大0.5V。LS-TTL輸入高電平最小2V，輸出高電平最小I類2.5V，Ⅱ、Ⅲ類2.7V,典型值3.4V,輸入低電平最大Ⅰ類0.7V，Ⅱ、Ⅲ類0.8V，輸出低電平最大Ⅰ類0.4V，Ⅱ、Ⅲ類0.5V，典型值0.25V。TTL電路的電源VDD供電隻允許在+5V±10%範圍内，扇出數為10個以下TTL門電路；

COMS內建電路是互補對稱金屬氧化物半導體（Complementary symmetrymetal oxide semiconductor）內建電路的英文縮寫，電路的許多基本邏輯單元都是用增強型PMOS半導體和增強型NMOS管按照互補對稱形式連接配接的，靜态功耗很小。COMS電路的供電電壓VDD範圍比較廣在+5--+15V均能正常工作，電壓波動允許±10，當輸出電壓高于VDD-0.5V時為邏輯1，輸出電壓低于VSS+0.5V(VSS為數字地)為邏輯0，扇出數為10--20個COMS門電路.

TTL電平信号被利用的最多是因為通常資料表示采用二進制規定，+5V等價于邏輯"1"，0V等價于邏輯"0"，這被稱做TTL（半導體-半導體邏輯電平）信号系統，這是計算機處理器控制的裝置内部各部分之間通信的标準技術。TTL電平信号對于計算機處理器控制的裝置内部的資料傳輸是很理想的，首先計算機處理器控制的裝置内部的資料傳輸對于電源的要求不高以及熱損耗也較低，另外TTL電平信号直接與內建電路連接配接而不需要價格昂貴的線路驅動器以及接收器電路；再者，計算機處理器控制的裝置内部的資料傳輸是在高速下進行的，而TTL接口的操作恰能滿足這個要求。TTL型通信大多數情況下，是采用并行資料傳輸方式，而并行資料傳輸對于超過10英尺的距離就不适合了。這是由于可靠性和成本兩面的原因。因為在并行接口中存在着偏相和不對稱的問題，這些問題對可靠性均有影響；另外對于并行資料傳輸，電纜以及連接配接器的費用比起串行通信方式來也要高一些。CMOS電平和TTL電平:CMOS電平電壓範圍在3～15V，比如4000系列當5V供電時，輸出在4.6以上為高電平，輸出在0.05V以下為低電平。輸入在3.5V以上為高電平，輸入在1.5V以下為低電平。而對于TTL晶片，供電範圍在0～5V，常見都是5V，如74系列5V供電，輸出在2.7V以上為高電平，輸出在0.5V以下為低電平，輸入在2V以上為高電平，在0.8V以下為低電平。是以，CMOS電路與TTL電路就有一個電平轉換的問題，使兩者電平域值能比對。

四、TTL與CMOS電平使用起來有什麼差別：

1.電平的上限和下限定義不一樣，CMOS具有更大的抗噪區域。同是5伏供電的話，TTL一般是1.7V和3.5V的樣子，CMOS一般是2.2V,2.9V的樣子，不準确，僅供參考。

2.電流驅動能力不一樣，TTL一般提供25毫安的驅動能力，而CMOS一般在10毫安左右。

3.需要的電流輸入大小也不一樣，一般TTL需要2.5毫安左右，CMOS幾乎不需要電流輸入。

4.很多器件都是相容TTL和CMOS的，datasheet會有說明。如果不考慮速度和性能，一般器件可以互換。但是需要注意有時候負載效應可能引起電路工作不正常，因為有些TTL電路需要下一級的輸入阻抗作為負載才能正常工作。

1.TTL電路和CMOS電路的邏輯電平

VOH:邏輯電平1的輸出電壓

VOL:邏輯電平0的輸出電壓

VIH:邏輯電平1的輸入電壓

VIH:邏輯電平0的輸入電壓

TTL電路臨界值：

VOHmin=2.4V

VOLmax=0.4V

VIHmin=2.0V

VILmax=0.8V

CMOS電路臨界值（電源電壓為＋5V）

VOHmin=4.99V

VOLmax=0.01V

VIHmin=3.5V

VILmax=1.5V

2.TTL和CMOS的邏輯電平轉換

CMOS電平能驅動TTL電平，TTL電平不能驅動CMOS電平，需加上拉電阻。3.常用邏輯晶片特點

74LS系列：TTL輸入:TTL輸出:TTL

74HC系列：CMOS輸入:CMOS輸出:CMOS

74HCT系列：CMOS輸入:TTL輸出:CMOS

CD4000系列：CMOS輸入:CMOS輸出:CMOS

(一)TTL高電平3.6~5V，低電平0V~2.4V

CMOS電平Vcc可達到12V。

CMOS電路輸出高電平約為0.9Vcc，而輸出低電平約為0.1Vcc。

CMOS電路不使用的輸入端不能懸空，會造成邏輯混亂。

TTL電路不使用的輸入端懸空為高電平

另外，CMOS內建電路電源電壓可以在較大範圍内變化，因而對電源的要求不像TTL內建電路那樣嚴格。

用TTL電平他們就可以相容

(二)TTL電平是5V，CMOS電平一般是12V。

因為TTL電路電源電壓是5V，CMOS電路電源電壓一般是12V。5V的電平不能觸發CMOS電路，12V的電平會損壞TTL電路，是以不能互相相容比對。

(三)TTL電平标準

輸出L：<0.4V；H：>2.4V。

輸入L：<0.8V；H：>2.0V

TTL器件輸出低電平要小于0.4V，高電平要大于2.4V。輸入，低于0.8V就認為是0，高于2.0就認為是1。

CMOS電平：

輸出L：<0.1*Vcc；H：>0.9*Vcc。

輸入L：<0.3*Vcc；H：>0.7*Vcc.

一般單片機、DSP、FPGA他們之間管教能否直接相連.一般情況下，同電壓的是可以的，不過最好是要好好查查技術手冊上的VIL,VIH,VOL,VOH的值，看是否能夠比對（VOL要小于VIL，VOH要大于VIH，是指一個連接配接當中的）。有些在一般應用中沒有問題，但是參數上就是有點不夠比對，在某些情況下可能就不夠穩定，或者不同批次的器件就不能運作。

例如：74LS的器件的輸出，接入74HC的器件。在一般情況下都能好好運作，但是，在參數上卻是不比對的，有些情況下就不能運作。

74LS和54系列是TTL電路，74HC是CMOS電路。如果它們的序号相同，則邏輯功能一樣，但電氣性能和動态性能略有不同。TTL的邏輯高電平為>如，2.7V,CMOS為>3.6V。如果CMOS電路的前一級為TTL則隐藏着不可靠隐患，反之則沒問題。

1、TTL電平：

輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是0.4V。

2、CMOS電平：

1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪聲容限。

3、電平轉換電路：

因為TTL和COMS的高低電平的值不一樣（ttl5v<＝＝>cmos3.3v），是以互相連接配接時需要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。哈哈

4、OC門，即集電極開路門電路，OD門，即漏極開路門電路，必須外界上拉電阻和電源才能将開關電平作為高低電平用。否則它一般隻作為開關大電壓和大電流負載，是以又叫做驅動門電路。

5、TTL和COMS電路比較：

1）TTL電路是電流控制器件，而coms電路是電壓控制器件。

2）TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入信号的脈沖頻率有關，頻率越高，晶片集越熱，這是正常現象。

3）COMS電路的鎖定效應：

COMS電路由于輸入太大的電流，内部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。當産生鎖定效應時，COMS的内部電流能達到40mA以上，很容易燒毀晶片。

防禦措施：

1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。

2）晶片的電源輸入端加去耦電路，防止VDD端出現瞬間的高壓。

3）在VDD和外電源之間加線流電阻，即使有大的電流也不讓它進去。

4）當系統由幾個電源分别供電時，開關要按下列順序：開啟時，先開啟COMS電路得電源，再開啟輸入信号和負載的電源；關閉時，先關閉輸入信号和負載的電源，再關閉COMS電路的電源。

6、COMS電路的使用注意事項

1）COMS電路時電壓控制器件，它的輸入總抗很大，對幹擾信号的捕捉能力很強。是以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恒定的電平。

2）輸入端接低内組的信号源時，要在輸入端和信号源之間要串聯限流電阻，使輸入的電流限制在1mA之内。

3）當接長信号傳輸線時，在COMS電路端接比對電阻。

4）當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。

5）COMS的輸入電流超過1mA，就有可能燒壞COMS。

7、TTL門電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）：

1）懸空時相當于輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。

2）在門電路輸入端串聯10K電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電平。因為由TTL門電路的輸入端負載特性可知，隻有在輸入端接的串聯電阻小于910歐時，它輸入來的低電平信号才能被門電路識别出來，串聯電阻再大的話輸入端就一直呈現高電平。這個一定要注意。COMS門電路就不用考慮這些了。