天天看點

FPGA學習筆記02——數字邏輯電路一、組合邏輯電路二、時序邏輯電路三、存儲器分類和工作原理四、有限狀态機

一、組合邏輯電路

組合邏輯電路(combinational logic)是一種邏輯電路,它的任一時刻的輸出,僅僅與目前時刻的邏輯輸入變量的取值有關(沒有輸出到輸入的回報,開環系統)。

二、時序邏輯電路

時序邏輯電路是指電路任何時刻的穩态輸出不僅取決于目前的輸入,還與前一時刻輸入形成的狀态有關(閉環系統)。

1、同步時序邏輯電路

同步時序電路中所有存儲元件(存儲部件:觸發器、存儲器等)都在時鐘CLK的統一控制下,用觸發器作為存儲元件。幾乎現在所有的時序邏輯都是同步邏輯。幾點注意:

(1) 由于隻有一個時鐘信号,隻在時鐘的邊沿改變内部所有的狀态。

(2) 在時序邏輯中最基本的儲存元件是觸發器。

(3) 每一個電路裡的運算必須要在時鐘的兩個脈沖之間固定的間隔内完成,稱為一個時鐘周期。隻有滿足這個條件時,才能保證電路是可靠的。

同步邏輯的兩個缺點:

(1) 時鐘信号必須分布到電路上的每一個觸發器。而時鐘通常都是高頻率的信号,這會導緻功率的消耗,也就是産生熱量。即使每個觸發器沒有做任何的事情,也會消耗少量的能量。

(2) 最大的可能時鐘頻率是由電路中最慢的邏輯路徑決定的,也就是關鍵路徑。意思就是說每個邏輯的運算,從最簡單的到最複雜的,都要在每一個時鐘的周期中完成。

2、異步時序邏輯電路

異步時序邏輯是時序邏輯的普遍本質,但是由于它的彈性關系,他也是設計上困難度最高的。

最基本的儲存元件是鎖存器,鎖存器可以在任何時間改變它的狀态,依照其他的鎖存器信号的變動,他們就會産生新的狀态。

3、雙穩态電路

雙穩态電路有兩個工作狀态,一個工作狀态輸出邏輯“1”,另一個是輸出邏輯“0”。當雙穩态存儲電路處于這兩個狀态中的一個狀态時,需要外界施加能量,使其從一種狀态變化到另一種狀态。在兩個狀态跳變期間,輸出信号必須移動通過不穩定狀态區域。

存儲電路設計不允許在不穩定區域内(亞穩态)無限停留。一旦它們進入不穩定狀态,它們立即嘗試重新進入兩個穩定狀态中的一個。

FPGA學習筆記02——數字邏輯電路一、組合邏輯電路二、時序邏輯電路三、存儲器分類和工作原理四、有限狀态機

4、鎖存器與觸發器

1、鎖存器

(1) 基本RS鎖存器

FPGA學習筆記02——數字邏輯電路一、組合邏輯電路二、時序邏輯電路三、存儲器分類和工作原理四、有限狀态機

(2) 同步RS鎖存器

FPGA學習筆記02——數字邏輯電路一、組合邏輯電路二、時序邏輯電路三、存儲器分類和工作原理四、有限狀态機

(3) D鎖存器

為了避免在RS鎖存器中出現的不期望的狀态,確定S和R總是處于相反的邏輯值。在之前的同步RS鎖存器基礎之上添加一個反相器。

FPGA學習筆記02——數字邏輯電路一、組合邏輯電路二、時序邏輯電路三、存儲器分類和工作原理四、有限狀态機

2、觸發器

NOTE: 觸發器與鎖存器的不同之處在于,鎖存器依靠控制信号的電平高低來實作資料的儲存;而觸發器是依靠時鐘控制信号的“邊沿變化”來實作資料的儲存。觸發器隻對“邊沿”敏感,而鎖存器隻對“電平”敏感。

(1) D觸發器

基本D觸發器,觸發器在時鐘CLK的上升沿将D的值鎖存到Q。其他時間段保持。

FPGA學習筆記02——數字邏輯電路一、組合邏輯電路二、時序邏輯電路三、存儲器分類和工作原理四、有限狀态機

(2) 帶有置位/複位的D觸發器

在基本D觸發器的結構中添加了異步置位/複位信号。

FPGA學習筆記02——數字邏輯電路一、組合邏輯電路二、時序邏輯電路三、存儲器分類和工作原理四、有限狀态機

(3) JK觸發器

JK觸發器使用兩個輸入控制狀态的變化(将D觸發器中的D輸入改為JK輸入)。

FPGA學習筆記02——數字邏輯電路一、組合邏輯電路二、時序邏輯電路三、存儲器分類和工作原理四、有限狀态機

(4) T觸發器

FPGA學習筆記02——數字邏輯電路一、組合邏輯電路二、時序邏輯電路三、存儲器分類和工作原理四、有限狀态機

3、寄存器

寄存器就是在D觸發器的基礎之上添加了一個LOAD控制引腳。當LOAD信号線為高電平時,inp0的信号就在下一個時鐘上升沿到來的時候,鎖存到輸出q0。

FPGA學習筆記02——數字邏輯電路一、組合邏輯電路二、時序邏輯電路三、存儲器分類和工作原理四、有限狀态機

4、移位寄存器

當每個時鐘上升沿來時,資料向右移動一位。

FPGA學習筆記02——數字邏輯電路一、組合邏輯電路二、時序邏輯電路三、存儲器分類和工作原理四、有限狀态機

三、存儲器分類和工作原理

存儲器按照資料是否掉電丢失分為易失性存儲器和非易失性存儲器。

存儲器的兩個主要參數:寬度和深度。

1、易失性存儲器

易失性存儲器又稱為RAM(Random Access Memory),要求上電以維持資料資訊,斷電後資料丢失。RAM按照資料存儲是否需要重新整理又分為兩類:SRAM(Static RAM,靜态存儲器)以及DRAM(Dynamic RAM,動态存儲器)。

1、SRAM

靜态RAM的主要特點:通常使用六個半導體儲存一個比特位資料,資料儲存期間不需要重新整理;具有快速的通路速度(比DRAM要快);SRAM的功耗較大;密度較低,所需面積較大,機關存儲成本高。主要應用于CPU的一級緩沖和二級緩沖。

FPGA學習筆記02——數字邏輯電路一、組合邏輯電路二、時序邏輯電路三、存儲器分類和工作原理四、有限狀态機

2、DRAM

動态RAM的主要特點:使用一個半導體和一個電容來儲存一個資料比特位,根據電容是否帶電來表示“1”或者“0”;由于電容上的電荷會洩露,是以DRAM需要周期性的重新整理(充電);與SRAM相比,DRAM存儲密度高,成本較低,但是速度比SRAM要慢。SDRAM指的是Synchronous Dynamic RAM,即同步動态存儲器,要求Memory工作需要同步時鐘。

FPGA學習筆記02——數字邏輯電路一、組合邏輯電路二、時序邏輯電路三、存儲器分類和工作原理四、有限狀态機

DRAM分類(Generation):

單資料率(Signal Data Rate,SDR),隻使用時鐘的上升沿儲存或者讀取資料。

雙資料率(Double Data Rate,DDR),使用時鐘的上升沿及下降沿儲存或者讀取資料,是以為雙資料率。

雙資料率*N(Double Data Rate N,DDRN),N表示DDR的代數,例如DDR2,DDR3,DDR4。

2、非易失性存儲器

ROM(Read Only Memory,隻讀存儲器),但後來的非易失性存儲器都為可擦寫的。ROM分類:

PROM為可程式設計ROM,但是寫入一次之後就不能再擦除了。

EPROM為紫外線可擦除ROM,ROM可以在紫外線的照射下擦除。

EEPROM為電可擦除ROM,指ROM可以通過過電子擦除。

3、FLASH

FLASH存儲器又稱為閃存,它結合了ROM和RAM的長處,不僅具備電子可擦除的性能,還不會斷電丢失資料,同時可以快速讀取資料。

FLASH主要分為兩類:NOR FLASH和NAND FLASH。

NOR FLASH中的單元是按照或非的連接配接方式,NAND FLASH中的單元是按照與非的連接配接方式,NAND相較于NOR來說成本較低,但是性能不如NOR。

在嵌入式系統中,NOR FLASH可以用來存儲系統程式,MCU可以直接運作儲存在NOR FLASH中的程式,而不必将其遷移到SRAM中。NAND FLASH主要應用于大容量存儲,例如固态硬碟等。NAND FLASH也應用于DOC(Disk On Chip),例如MCU中的FLASH使用的就是NOR FLASH。

四、有限狀态機

FPGA學習筆記02——數字邏輯電路一、組合邏輯電路二、時序邏輯電路三、存儲器分類和工作原理四、有限狀态機

繼續閱讀