在串行通訊時，要求通訊雙方都采用一個标準接口，RS232的作用就是使不同的裝置可以友善地連接配接起來進行通訊。
RS-232接口
符合美國電子工業聯盟(EIA)制定的串行資料通信的接口标準，原始編号全稱是EIA-RS-232(簡稱232，RS232)。它被廣泛用于計算機串行接口外設連接配接。連接配接電纜和機械、電氣特性、信号功能及傳送過程。
特點：
1、接口的信号電平值較高，易損壞接口電路的晶片。RS232接口任何一條信号線的電壓均為負邏輯關系。即:邏輯"1"為-3- -15V;邏輯"0":+3- +15V ，噪聲容限為2V。即要求接收器能識别高于+3V的信号作為邏輯"0"，低于-3V的信号作為邏輯"1"，TTL電平為5V為邏輯正，0為邏輯負 。與TTL電平不相容故需使用電平轉換電路方能與TTL電路連接配接。
2、傳輸速率較低，在異步傳輸時，比特率為20Kbps;是以在51CPLD開發闆中，綜合程式波特率隻能采用19200，也是這個原因。
3、接口使用一根信号線和一根信号傳回線而構成共地的傳輸形式，這種共地傳輸容易産生共模幹擾，是以抗噪聲幹擾性弱。
4、傳輸距離有限，最大傳輸距離标準值為50英尺，實際上也隻能用在15米左右。
PS2接口的接口特性
實體連接配接：一般，具有五腳連接配接器的鍵盤稱之為AT鍵盤，而具有六腳mini-DIN連接配接器的鍵盤則稱之為PS/2鍵盤。其實這兩種連接配接器都隻有四個腳有意義。它們分别是Clock(時鐘腳)、Data(資料腳)、+5V(電源腳)和Ground(電源地)。在PS/2鍵盤與PC機的實體連接配接上隻要保證這四根線一一對應就可以了。PS/2鍵盤靠PC的PS/2端口提供+5V電源，另外兩個腳Clock(時鐘腳)和Data(資料腳)都是集電極開路的，是以必須接大阻值的上拉 電阻 。它們平時保持高電平，有輸出時才被拉到低電平，之後自動上浮到高電平。
電氣特性：PS/2通訊協定是一種雙向同步串行通訊協定。通訊的兩端通過Clock(時鐘腳)同步，并通過Data(資料腳)交換資料。任何一方如果想抑制另外一方通訊時，隻需要把Clock(時鐘腳)拉到低電平。如果是PC機和PS/2鍵盤間的通訊，則PC機必須做主機，也就是說，PC機可以抑制PS/2鍵盤發送資料，而PS/2鍵盤則不會抑制PC機發送資料。一般兩裝置間傳輸資料的最大時鐘頻率是33kHz，大多數PS/2裝置工作在10～20kHz。推薦值在15kHz左右，也就是說，Clock(時鐘腳)高、低電平的持續時間都為40μs。
USB接口的優勢
1.可以 熱插拔 。就是使用者在使用外接裝置時，不需要關機再開機等動作，而是在電腦工作時，直接将USB插上使用。
2.攜帶友善。USB裝置大多以“小、輕、薄”見長，對使用者來說，随身攜帶大量資料時，很友善。當然USB硬碟是首要之選了。
3.标準統一。大家常見的是IDE接口的硬碟，序列槽的滑鼠鍵盤，并口的列印機掃描器，可是有了USB之後，這些應用外設統統可以用同樣的标準與個人電腦連接配接，這時就有了USB硬碟、USB滑鼠、USB列印機等等。
4.可以連接配接多個裝置。USB在個人電腦上往往具有多個接口，可以同時連接配接幾個裝置，如果接上一個有四個端口的USB HUB時，就可以再連上;四個USB裝置，以此類推，盡可以連下去，将你家的裝置都同時連在一台個人電腦上而不會有任何問題。
振蕩器（oscillator）是一種能量轉換裝置——将直流電能轉換為具有一定頻率的交流電能，其構成的電路叫振蕩電路。振蕩器主要可以分成兩種：諧波振蕩器（harmonic oscillator）與弛張振蕩器（relaxation oscillator）。
石英是一種實體性質和化學性質均十分穩定的礦産資源，晶體屬三方晶系的氧化物礦物。石英塊又名矽石， 主要是生産石英砂 （又稱矽砂）的原料， 也是石英耐火材料和燒制矽鐵的原料。
石英是由二氧化矽組成的礦物，化學式SiO2。
有一些電子裝置需要頻率高度穩定的交流信号，而LC振蕩器穩定性較差，頻率容易漂移（即産生的交流信号頻率容易變化）。在振蕩器中采用一個特殊的元件——石英晶體，可以産生高度穩定的信号，這種采用石英晶體的振蕩器稱為晶體振蕩器。
晶振是電子電路中最常用的電子元件之一，一般用字母“X”、“G”或“Z”表示，機關為Hz。晶振是電子電路中最常用的電子元件之一，一般用字母“X”、“G”或“Z”表示，機關為Hz。
石英晶體有兩個諧振頻率，即fs和fp，fp略大于fs。當加到石英晶體兩端信号的頻率不同時，它會呈現出不同的特性，，具體說明如下。
①當f=fs時，石英晶體呈阻性，相當于阻值小的電阻。
②當fs<f<fp時，石英晶體呈感性，相當于電感。
③當f≥fp時，石英晶體呈容性，相當于電容。
晶振用一種能把電能和機械能互相轉化的晶體在共振的狀态下工作，以提供穩定，精确的單頻振蕩。在通常工作條件下，普通的晶振頻率絕對精度可達百萬分之五十。進階的精度更高。有些晶振還可以由外加電壓在一定範圍内調整頻率，稱為壓控振蕩器（VCO）。
晶振的作用是為系統提供基本的時鐘信号。通常一個系統共用一個晶振，便于各部分保持同步。有些通訊系統的基頻和射頻使用不同的晶振，而通過電子調整頻率的方法保持同步。
晶振一般采用如圖1a的電容三端式(考畢茲) 交流等效振蕩電路；實際的晶振交流等效電路如圖1b，其中Cv是用來調節振蕩頻率，一般用變容二極管加上不同的反偏電壓來實作，這也是壓控作用的機理；把晶體的等效電路代替晶體後如圖1c。其中Co，C1，L1，RR是晶體的等效電路。
分析整個振蕩槽路可知，利用Cv來改變頻率是有限的：決定振蕩頻率的整個槽路電容C=Cbe,Cce,Cv三個電容串聯後和Co并聯再和C1串聯。可以看出：C1越小，Co越大，Cv變化時對整個槽路電容的作用就越小。因而能“壓控”的頻率範圍也越小。實際上，由于C1很小(1E-15量級)，Co不能忽略(1E-12量級，幾PF)。是以，Cv變大時，降低槽路頻率的作用越來越小，Cv變小時，升高槽路頻率的作用卻越來越大。這一方面引起壓控特性的非線性，壓控範圍越大，非線性就越厲害；另一方面，分給振蕩的回報電壓(Cbe上的電壓)卻越來越小，最後導緻停振。采用泛音次數越高的晶振，其等效電容C1就越小；是以頻率的變化範圍也就越小。
微控制器的時鐘源可以分為兩類：基于機械諧振器件的時鐘源，如晶振、陶瓷諧振槽路；RC（電阻、電容）振蕩器。一種是皮爾斯振蕩器配置，适用于晶振和陶瓷諧振槽路。另一種為簡單的分立RC振蕩器。
用萬用表測量晶體振蕩器是否工作的方法：測量兩個引腳電壓是否是晶片工作電壓的一半，比如工作電壓是51單片機的+5V則是否是2.5V左右。另外如果用鑷子碰晶體另外一個腳，這個電壓有明顯變化，證明是起振了的。
晶振的類型有SMD和DIP型，即貼片和插腳型 。
先說DIP：常用尺寸有HC-49U/T，HC-49S，UM-1，UM-5，這些都是MHZ機關的。
再說SMD：有0705，0603，0503，0302，這裡面又分四個焊點和二個焊點的，對我們公司來說預設的是四個焊點的，兩個焊點的材料要求進口，周期長，一般說兩個焊點的做不了。
Cyclone（飓風），Altera中等規模FPGA，2003年推出，0.13um工藝，1.5v核心供電，與Stratix結構類似，是一種低成本FPGA系列 ，是目前主流産品，其配置晶片也改用全新的産品。
CycloneII：Cyclone的下一代産品，2005年開始推出，90nm工藝，1.2v核心供電，屬于低成本FPGA，性能和Cyclone相當，提供了硬體乘法器單元。
CycloneIII FPGA系列2007年推出，采用台積電(TSMC)65nm低功耗(LP)工藝技術制造，以相當于ASIC的價格實作了低功耗。
Cyclone IV FPGA系列2009年推出，60nm工藝，面向對成本敏感的大批量應用，幫助您滿足越來越大的帶寬需求，同時降低了成本。
CycloneV FPGA系列2011年推出，28nm工藝，實作了業界最低的系統成本和功耗，其性能水準使得該器件系列成為突出您大批量應用優勢的理想選擇。與前幾代産品相比，它具有高效的邏輯內建功能，提供內建收發器型号，總功耗降低了40%，靜态功耗降低了30%。
IrDA紅外資料通訊簡介
紅外線是波長在750nm至1mm之間的電磁波，它的頻率高于微波而低于可見光，是一種人的眼睛看不到的光線。
紅外通訊一般采用紅外波段内的近紅外線，波長在0.75um至25um之間。紅外資料協會（IRDA）成立後，為了保證不同廠商的紅外産品能夠獲得最佳的通訊效果，紅外通訊協定将紅外資料通訊所用的光波波長的範圍限定在850nm至900nm之内。
無線電波和微波已被廣泛地應用在長距離的無線通訊之中，但由于紅外線的波長較長，對障礙物的衍射能力差，是以更适合應用在需要短距離無線通訊的場合，進行點對點的直線資料傳輸。
紅外通訊有着成本低廉、連接配接友善、簡單易用和結構緊湊的特點，是以在小型的移動裝置中獲得了廣泛的應用。這些裝置包括筆記本電腦、掌上電腦、機頂盒、遊戲機、行動電話、電腦、尋呼機、儀器儀表、MP3播放機、數位相機以及列印機之類的計算機外圍裝置等等。試想一下，如果沒有紅外通訊，連接配接這其中的兩個裝置就必須要有一條特制的連線，如果要使它們能夠任意地兩兩互聯傳輸資料，該需要多少種連線呢？而有了紅外口，這些問題就都迎刃而解了。
要使各種裝置能夠通過紅外口随意連接配接，一個統一的軟硬體規範是必不可少的。但在紅外通訊發展早期，恰恰就存在着這樣的規範不統一問題：許多公司都有着自己的一套紅外通訊标準，同一個公司生産的裝置自然可以彼此進行紅外通訊，但卻不能與其它公司有紅外功能的裝置進行紅外通訊。當時比較流行的紅外通訊系統有惠普的HPSIR，夏普的ASKIR和General Magic的MagicBeam等，雖然它們的通訊原理比較相似，但卻不能互相感覺。混亂的标準給使用者帶來了很大的不便，并給人們造成了一種紅外通訊不太實用的錯覺。
為了建立一個統一的紅外資料通訊的标準，1993年，由HP、COMPAQ、INTEL等二十多家公司發起成立了紅外資料協會(Infrared Data Association,簡稱IRDA)，1993年6月28日，來自50多家企業的120多位代表出席了紅外資料協會的首次會議，并就建立統一的紅外通訊标準問題達成了一緻。一年以後，第一個IRDA的紅外資料通訊标準釋出，即IRDA1.0。
IRDA1.0簡稱為SIR(Serial InfraRed)，它是基于HP-SIR開發出來的一種異步的、半雙工的紅外通訊方式。SIR以系統的異步通訊收發器(UART)為依托，通過對串行資料脈沖的波形壓縮和對所接收的光信号電脈沖的波形擴充這一編碼解碼過程(3/16 EnDec)實作紅外資料傳輸。由于受到UART通訊速率的限制，SIR的最高通訊速率隻有115.2Kbps，也就是大家熟知的電腦串行端口的最高速率。
1996年，IRDA釋出了IRDA1.1标準，即Fast InfraRed，簡稱為FIR。與SIR相比，由于FIR不再依托UART，其最高通訊速率有了質的飛躍，可達到4Mbps的水準。FIR采用了全新的4PPM調制解調(PulsePosition Modulation)，即通過分析脈沖的相位來辨識所傳輸的資料資訊，其通訊原理與SIR是截然不同的，但由于FIR在115.2Kbps以下的速率依舊采用SIR的那種編碼解碼過程，是以它仍可以與支援SIR的低速裝置進行通訊，隻有在通訊對方也支援FIR時，才将通訊速率提升到更高水準。
就象USB和IEEE 1394技術一樣，紅外資料通訊的速率也在不斷地攀升之中。繼FIR之後，IRDA又釋出了通訊速率高達16Mbps的VFIR技術(Very Fast InfraRed)，并将它作為補充納入IRDA1.1标準之中。更高的通訊速率使紅外通訊在那些需要進行大資料量傳輸的裝置上也可以占有一席之地，而不再僅僅是連接配接線的替代。
IRDA标準包括三個基本的規範和協定：實體層規範(Physical Layer Link Specification)，連接配接建立協定(Link Access Protocol:IRLAP) 和連接配接管理協定（Link Management Protocol:IrLMP)。實體層規範制定了紅外通訊硬體設計上的目标和要求，IrLAP和IrLMP為兩個軟體層，負責對連接配接進行設定、管理和維護。在IrLAP和IrLMP基礎上，針對一些特定的紅外通訊應用領域，IRDA還陸續釋出了一些更進階别的紅外協定，如TinyTP、IrOBEX、IRCOMM、IrLAN、IrTran-P等等，在此不再贅述了。
SMA系列連接配接器是一種應用廣泛的小型螺紋連接配接的同軸連接配接器，壽命長，性能優越、可靠性高，廣泛用于微波裝置和數字通信裝置的射頻回路射頻同軸電纜或微帶。
在無線裝置上常用于單闆上的GPS時鐘接口及基站射頻子產品的測試口。現階段手持對講機*常見的接口，已經很普遍。
LCD （ Liquid Crystal Display 的簡稱）液晶顯示器。LCD 的構造是在兩片平行的玻璃基闆當中放置液晶盒，下基闆玻璃上設定TFT（薄膜半導體），上基闆玻璃上設定彩色濾光片，通過TFT上的信号與電壓改變來控制液晶分子的轉動方向，進而達到控制每個像素點偏振光出射與否而達到顯示目的。
上位機是指可以直接發出操控指令的計算機，一般是PC/host computer/master computer/upper computer，螢幕上顯示各種信号變化（液壓，水位，溫度等）。下位機是直接控制裝置擷取裝置狀況的計算機，一般是PLC/單片機single chip microcomputer/slave computer/lower computer之類的。上位機發出的指令首先給下位機，下位機再根據此指令解釋成相應時序信号直接控制相應裝置。下位機不時讀取裝置狀态資料（一般為模拟量），轉換成數字信号回報給上位機。簡言之如此，實際情況千差萬别，但萬變不離其宗：上下位機都需要程式設計，都有專門的開發系統。
在概念上，控制者和提供服務者是上位機，被控制者和被服務者是下位機，也可以了解為主機和從機的關系，但上位機和下位機是可以轉換的。
這是可程式設計邏輯電路PLD，熔絲在電壓作用下熔斷，程式設計的時候就通比它工作電壓高很多的電壓，然後熔絲就斷了。
刻錄也叫燒錄，就是把想要的資料通過刻錄機、刻錄軟體等工具刻制到CD光牒、燒錄卡（GBA）等媒體中。刻錄也叫燒錄，就是把想要的資料通過刻錄機、刻錄軟體等工具刻制到CD光牒、燒錄卡（GBA）等媒體中。
這個詞最早是用在一次性可程式設計隻讀存儲器上。不同于更早的內建電路，這樣的存儲器出廠時是一枚空白的晶片，可以通過特殊裝置寫入内容。怎麼寫？高電壓。比方說晶片正常的讀取電壓是3.3V，那麼寫入就需要16V的電壓，這會永久性地改變寫入位置的實體組成。寫入之後再對特定針腳施加16V，燒斷高壓電路，這樣這枚OTPNVM就無法再次寫入了。
寫入可寫CD光牒原理也根本就是用大功率（遠高于普通讀取）的雷射使可寫CD光牒表面的特定位置的染料變性，使反光度發生變化，于是資訊就記錄上去了。
它的原理是在圓筒上的鐵線上記錄磁信号。
這時錄制和消磁并不能在同一台裝置上完成。直到磁記錄裝置家用化之前，消磁也必須在另外的裝置上完成。這個消磁的過程看起來就像是把磁媒體走過一個黑盒子裡，這個盒子洗掉了磁信号。
因為刻錄的實體過程就是雷射頭用雷射打在CD光牒的塗層上,燒出一個一個小坑,來完成0和1的記錄,是以也叫燒盤.
1.FPGA器件有三類配置下載下傳方式：主動配置方式（AS）和被動配置方式（PS）和最常用的(JTAG)配置方式。
AS由FPGA器件引導配置操作過程，它控制着外部存儲器和初始化過程，EPCS系列.如EPCS1,EPCS4配置器件專供AS模式，目前隻支援 Cyclone系列。使用Altera串行配置器件來完成。Cyclone期間處于主動地位，配置期間處于從屬地位。配置資料通過DATA0引腳送入 FPGA。配置資料被同步在DCLK輸入上，1個時鐘周期傳送1位資料。(見附圖)
PS則由外部計算機或控制器控制配置過程。通過加強型配置器件（EPC16，EPC8，EPC4）等配置器件來完成，在PS配置期間，配置資料從外部儲存部件，通過DATA0引腳送入FPGA。配置資料在DCLK上升沿鎖存，1個時鐘周期傳送1位資料。(見附圖)
JTAG接口是一個業界标準,主要用于晶片測試等功能,使用IEEE Std 1149.1聯合邊界掃描接口引腳，支援JAM STAPL标準，可以使用Altera下載下傳電纜或主要器來完成。
FPGA在正常工作時，它的配置資料存儲在SRAM中，加電時須重新下載下傳。在實驗系統中，通常用計算機或控制器進行調試，是以可以使用PS。在實用系統中，多數情況下必須由FPGA主動引導配置操作過程，這時FPGA将主動從外圍專用存儲晶片中獲得配置資料，而此晶片中fpga配置資訊是用普通程式設計器将設計所得的pof格式的檔案燒錄進去。
專用配置器件：epc型号的存儲器
常用配置器件：epc2,epc1,epc4,epc8,epc1441(現在好象已經被逐漸淘汰了)等
對于cyclone cycloneII系列器件,ALTERA還提供了針對AS方式的配置器件,EPCS系列.如EPCS1,EPCS4配置器件也是串行配置的.注意,他們隻适用于cyclone系列.
除了AS和PS等單BIT配置外，現在的一些器件已經支援PPS，FPS等一些并行配置方式，提升配置了配置速度。當然所外挂的電路也和PS有一些差別。還有處理器配置比如JRUNNER 等等，如果需要再baidu吧，至少不下十種。比如Altera公司的配置方式主要有Passive Serial(PS),Active Serial(AS),Fast Passive Parallel(FPP),Passive Parallel Synchronous(PPS),Passive Parallel Asynchronous(PPA),Passive Serial Asynchronous(PSA),JTAG等七種配置方式，其中Cyclone支援的配置方式有PS，AS，JTAG三種.
2 對FPGA晶片的配置中，可以采用AS模式的方法，如果采用EPCS的晶片，通過一條下載下傳線進行燒寫的話，那麼開始的"nCONFIG,nSTATUS"應該上拉，要是考慮多種配置模式，可以采用跳線設計。讓配置方式在跳線中切換,上拉電阻的阻值可以采用10K
3,在PS模式下tip:如果你用電纜線配置闆上的FPGA晶片,而這個FPGA晶片已經有配置晶片在闆上,那你就必須隔離纜線與配置晶片的信号.(祥見下圖).一般平時調試時不會把配置晶片焊上的,這時候用纜線下載下傳程式.隻有在調試完成以後,才把程式燒在配置晶片中, 然後将晶片焊上.或者配置晶片就是可以友善取下焊上的那種.這樣出了問題還可以友善地調試.
&<60; 在AS模式下tip: 用過一塊闆子用的AS下載下傳，配置晶片一直是焊在闆子上的，原來AS方式在用線纜對配置晶片進行下載下傳的時候，會自動禁止對FPGA的配置，而PS方式需要電路上隔離。
4，一般是用jtag配置epc2和flex10k,然後 epc2用ps方式配置flex10k.這樣用比較好.（這是我在網上看到的,可以這樣用嗎?懷疑中）望達人告知.
5,下載下傳電纜,Altera下的下載下傳電纜分為byteblaster和byteblasterMV,以及ByteBlaster II,現在還推出了基于USB-blaster.由于BB基本已經很少有人使用,而USB-Blaster現在又過于昂貴,這裡就說一下BBII和 BBMV的差別.
BBII支援多電壓供電5.5v,3.3v,2.5v,1.8v;
BBII支援三種下載下傳模式:AS,可對Altera的As串行配置晶片(EPCS系列)進行程式設計
&<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; PS,可對FPGA進行配置
&<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; &<60; JTAG,可對FPGA,CPLD,即Altera配置晶片(EPC系列)程式設計
&<60; &<60; 而BBMV隻支援PS和JTAG
6,一般在做FPGA實驗闆,(如cyclone系列)的時候,用AS+JTAG方式,這樣可以用JTAG方式調試,而最後程式已經調試無誤了後,再用 AS模式把程式燒到配置晶片裡去,而且這樣有一個明顯的優點,就是在AS模式不能下載下傳的時候,可以利用Quartus自帶的工具生成JTAG模式下可以利用的jic檔案來驗證配置晶片是否已經損壞,方法祥見附件(這是駿龍的人寫的,摘自咱們的壇子,如有版權問題,包涵包涵).
7.Altera的FPGA可以通過單片機,CPLD等加以配置,主要原理是滿足datasheet中的時序即可,這裡我就不多說了,有興趣的朋友可以看看下面幾篇文章,應該就能夠明白是怎麼回事了.
8.配置時,quartus軟體操作部分：
(1).assignment-->device-->device&pin options-->選擇configuration scheme,configuaration mode,configuration device,注
意在不支援遠端和本地更新的機器中configuration mode不可選擇,而configuration device中會根據不同的配置晶片産生pof檔案,
如果選擇自動,會選擇最小密度的器件和适合設計
(2).可以定義雙口引腳在配置完畢後的作用,在剛才的device&pin option-->dual-purpose pins-->,可以在配置完畢後繼續當I/O口
使用
(3).在general菜單下也有很多可鈎選項,預設情況下一般不做改動,具體用法參見altera configuration
handbook,volume2,sectionII.
(4)關于不同字尾名的檔案的适用範圍:
sof(SRAM Object File)當直接用PS模式下将配置資料下到FPGA裡用到,USB BLASTER,MASTERBLASER,BBII,BBMV适用,quartusII會自
動生成,所有其他的配置檔案都是由sof生成的.
pof(Programmer Object File)也是由quartusII自動生成的,BBII适用,AS模式下将配置資料下到配置晶片中
rbf(Raw Binary File)用于微處理器的二進制檔案.在PS,FPP,PPS,PPA配置下有用處
rpd(Raw Programing Data File)包含bitstream的二進制檔案,可用AS模式配置,隻能由pof檔案生成
hex(hexadecimal file)這個就不多說了,單片機裡很多
ttf(Tabular Text File)适用于FPP,PPS,PPA,和bit-wide PS配置方式
sbf(Serial Bitstream File)用PS模式配置Flex 10k和Flex6000的
jam(Jam File)專門用于program,verigy,blank-check
AS模式，上位機通過JTAG口向FPGA燒寫flash loader可執行代碼到RAM，程式設計代碼也下載下傳到RAM,上位機發送指令給flash loader再将程式設計代碼挪到flash中。掉電還在flash中儲存。
JTAG模式，上位機直接将代碼下到FPGA裡的SRAM.掉電易失。
AS模式(active serial configuration mode):FPGA器件每次上電時，作為控制器從配置器件EPCS主動發出讀取資料信号，進而把EPCS的資料讀入FPGA中，實作對FPGA的程式設計。
PS模式(passive serial configutation mode)：EPCS作為控制器件，把FPGA當做存儲器，把資料寫人到FPGA中，實作對FPGA的程式設計。該模式可以實作對FPGA線上可程式設計。
在下載下傳配置的時候對于cycloneII的器件,如ep2c8,在JTAG下載下傳方式對應.sof,AS下載下傳方式對應 .pof.
JTAG是直接燒到FPGA裡面的 由于是SRAM 斷電後要重燒,AS是燒到FPGA的配置晶片裡儲存的 每次上電就寫到FPGA裡
關于JTAG的原理，大家可以參考OPEN-JTAG 開發小組寫的《ARM JTAG 調試原理》。JTAG、BDM 都比較類似，實際上是将仿真功能嵌入到晶片内部，接上比較簡單的調試工具就可以進行開發了，省掉了高價的仿真器。
JTAG 調試用到了 TCK、TMS、TDI、TDO 和 TRST這幾個腳。其中 TRST 是用來對 TAP controller進行複位的，它不是必須的。通過在 TMS腳也可以使 TAP controller複位。
Test Clock Input (TCK)
TCK為 TAP的操作提供了一個獨立的、基本的時鐘信号，TAP 的所有操作都是通過這個時鐘信号來驅動的。TCK在 IEEE 1149.1 标準裡是強制要求的。
Test Mode Selection Input (TMS)
TMS信号用來控制 TAP狀态機的轉換。通過 TMS信号，可以控制 TAP在不同的狀态間互相轉換。TMS信号在 TCK的上升沿有效。TMS在 IEEE 1149.1 标準裡是強制要求的。
Test Data Input (TDI)
TDI 是資料輸入的接口。所有要輸入到特定寄存器的資料都是通過 TDI 接口一位一位串行輸入的（由 TCK驅動）。TDI在 IEEE 1149.1 标準裡是強制要求的。
Test Data Output (TDO)
TDO 是資料輸出的接口。所有要從特定的寄存器中輸出的資料都是通過 TDO 接口一位一位串行輸出的（由 TCK驅動）。TDO在 IEEE 1149.1 标準裡是強制要求的。
Test Reset Input (TRST)
TRST 可以用來對 TAP Controller 進行複位（初始化）。不過這個信号接口在 IEEE 1149.1标準裡是可選的，并不是強制要求的。因為通過 TMS也可以對 TAP Controller進行複位（初始化）。
FPGA是現場可程式設計門陣列，是可程式設計邏輯器件(PLD)的一種。
NIOS II是一種知識産權核（IP Core），是嵌在FPGA内部的處理器軟核，相當于在FPGA内部設計了一個微處理器。
NIOS2這種軟核cpu思路很新穎 廢物利用網表中閑置的邏輯門 就可以讓FPGA平白無故就多了一塊強大的控制器 而不用外接一個mcu。
但FPGA功耗/個頭較大 更适合一些設計原型的開發中 或是對尺寸成本能耗不敏感的領域。
NIOS2是專為altera公司altera公司開發的系列FPGA的軟核處理器（也就是我們說的MCU，但它是一個軟核，也就是說，沒有時間去裡面添加NIOS2軟核的FPGA并沒有一個處理器，如果你添加，它會合成NIOS2 FPGA的處理器内部），用于NIOS2軟體開發是基于C，C + +或彙編語言，軟體開發環境和Qartus2支援NIOS2 IDE。
NIOS2的第一步是建構SOPC系統的開發，這一步是Qartus2 SOPC的建設者内進行，之後确定，NIOS2将形成的等待所謂的框圖，外圍數字電路的其餘部分可以按照傳統的FPGA開發完成。
FPGA開發完成後，單片機的硬體生産相當于完成後，接下來就需要進行程式設計NIOS2處理器調試，這一步是在NIOS2 IDE中進行。
EPCS(Erasable programmable configurable serial)是串行存儲器，NiosII 不能直接從EPCS中執行程式，它實際上是執行EPCS控制器的片内ROM中的代碼（即Bootloader），把EPCS中的程式搬到RAM中執行。
FPGA配置資料和NiosII程式都存放在EPCS器件中。FPGA配置資料放在最前面，程式放在後面，程式可能有多個段，每個段前面都插有一個“程式記錄”。一個“程式記錄”由2個32位的資料構成，一個是32位的整數，另一個是32位的位址，分别用于表示程式段本身的長度和程式段的運作時位址。這個“程式記錄”用于幫助Bootloader把各個程式段搬到程式執行時真正的位置。