【ARMv8基礎篇】CCI-400控制器簡介

作者：MuggleZero

 《ARMv8架構初學者筆記》專欄位址：《ARMv8架構初學者筆記》

CCI（Cache Coherent Interconnect）是ARM中的cache一緻性控制器。

CCI-400将互連和一緻性功能結合到一個子產品中。它支援多達兩個ACE 主節點的連接配接，例如：

• Cortex®-A7 processor
• Cortex-A15 processor
• Cortex-A17 processor
• Cortex-A53 processor
• Cortex-A57 processor

CCI-400還支援多達三個ACE-Lite主站，例如，ARM MaliTM-T600系列圖形處理器單元（GPU）。

所有這些接口都有可選的DVM消息支援，以管理分布式記憶體管理單元（MMU），例如CoreLink MMU-400。這些單元可以通過CCI-400與最多三個ACE-Lite從機進行通信。

硬體管理的一緻性可以通過共享片上資料來提高系統性能和降低系統功耗。

CCI-400cache一緻性控制器實作了ACE協定，demo系統框圖如下所示：

CCI-400cache一緻性控制器是一個基礎設施元件，支援以下内容:

• 在最多兩個ACE主站和三個ACE-Lite主站之間的資料一緻性，有三個獨立的序列化點（PoS）和全屏障支援。
• 主站和最多三個從站之間的高帶寬、跨欄互連功能。
• 主站之間的DVM消息傳輸。
• QoS虛拟網絡（QVN）。
• 服務品質（QoS）調節，用于塑造流量曲線。
• 性能監測單元（PMU），統計與性能有關的事件。
• 一個程式員視圖（PV），控制一緻性和互連功能。

歡迎關注我的個人微信公衆号，一起交流學習嵌入式開發知識！