邏輯組合電路解題

分析用小規模內建門電路組成的組合邏輯電路

解題方法和步驟：

通常采用的方法是從輸人端到輸出端依次寫出每一級門電路輸出的邏輯式，最後在輸出端自然就得到了表示整個電路輸出與輸人之間關系的邏輯函數式。這個方法就是我們介紹各種邏輯函數表示方法柑互轉換時所講過的從邏輯圖到邏輯函數式的轉換方法。

有時還可以從邏輯函數式列出真值表,以使邏輯功能更加一目了然。

分析用中規模內建常用組合邏輯電路組成的組合邏輯電路

解題方法利步驟：

1. 根據所用器件本身固有的邏輯功能，寫出表示輸入與輸出之間關系的邏輯函數式。
2. 用加到輸入端的變量名稱和寫到輸出端的變量名稱代替上述邏輯函數式中對應端的名稱，就得到了所分析電路的邏輯函數式。
3. 為便于更加直覺地顯示電路的邏輯功能，有時還需要列出電路的邏輯真值表。

用小規內建門電路設計組合邏輯電路

解題方法和步驟：

1. 進行邏輯抽象,把要求實作的邏輯功能表述為一個邏輯函數形式。具體的做法可按如下步驟進行:

1. 确定輸入變量和輸出變量。通常總是把引起事件的原因作為輸人變量，把事件的結果作為輸出變量。
2. 定義邏輯狀态的含意。因為在二值邏輯中，輸人、輸出變量都有0和1兩種取值，是以要規定它們各自0，1所代表的具體含意。
3. 根據設計題目給出的因果關系，列出表示輸出與輸入關系的真值表。這樣就把一個實際的邏輯功能要求抽象為一個邏輯函數了。

1. 寫出邏輯函數式。為了能應用邏輯代數的公式和定理進行邏輯函數的化簡和變換，需要将真值表轉換成邏輯雨數式，對于某些邏輯關系比較簡單的問題，有時也可以直接與出它的邏輯函數式，省略列出真值表這一步。
2. 将邏輯函數式化簡或變換。為使設計的電路盡量簡單，即所用的門最少，而且每個門的輸人端數目最少，就必須将函數化為最簡形式——所含乘積項最少，同時每個乘積項的因子最少。
3. 畫出用門電路組成的邏輯電路圖，

如果對使用的門電路類型有限制，則有時還需要對函數式進行變換，以适應所用門電路的特點。例如規定全部用與非門組成設計的電路，那麼就必須将函數式化為與非-與非的形式，等等，

用資料選擇器設計組合邏輯電路

1. 進行邏輯抽象，用邏輯函數的形式來描述所要實作的邏輯功能。
2. 寫出邏輯函數式。（以上兩個步驟的具體做法與使用小規模內建門電路進行設計時完全相同。）
3. 標明資料選擇器器件。若函數有M個輸人變量，選用的資料選擇器有n位位址輸人，則應取M≤n+1，以M=n+1時器件的利用最充分。
4. 将邏輯函數式化為最小項之和的形式，并與資料選擇器輸出的邏輯函數式對照比較，确定輸入變量在位址輸人端與資料輸入端應如何連接配接才能得到設計函數所含的所有最小項。依此連接配接後，在資料選擇器的輸出端就得到了所設計的邏輯函數。
5. 畫出邏輯電路圖。

用譯碼器設計組合邏輯電路

1. 進行邏輯抽象，用邏輯函數的形式來描述所要實作的邏輯功能。
2. 寫出邏輯函數式。（以上兩個步驟的具體做法與使用小規模內建門電路進行設計時完全相同。）
3. 標明譯碼器器件。因為輸人為n位的二進制譯碼器在輸出端給出n變量的全部最小項，是以為設計具有M個輸人變量的邏輯的數，必須選n≥M。而,在n=M時對譯碼器的利用最充分。
4. 将邏輯函數式化為最小項之和的形式，并用譯碼器産生這些最小項。然後，利用或門（或者用與非門）将這些最小項相加，就得到了所設計的邏輯函數。
5. 畫出邏輯電路圖。

用加法器設計組合邏輯電路

1. 進行邏輯抽象，用邏輯函數的形式來描述所要實作的邏輯功能。
2. 寫出邏輯函數式。（以上兩個步驟的具體做法與使用小規模內建門電路進行設計時完全相同。）
3. 若函數式能化成由兩部分按數值相加的形式，則可使用加法器進行設計。
4. 標明加法器器件，将函數式化為按數值相加的兩部分，作為加法器的兩個輸人，加法器的輸出即所需要得到的函數輸出。
5. 畫出邏輯電路圖。