| 按部位分類 | 技術規範内容 | |
| 1 | PCB布線與布局 | PCB布線與布局隔離準則：強弱電流隔離、大小電壓隔離，高低頻率隔離、輸入輸出隔離、數字模拟隔離、輸入輸出隔離，分界标準為相差一個數量級。隔離方法包括：空間遠離、地線隔開。 |
| 2 | PCB布線與布局 | 晶振要盡量靠近IC，且布線要較粗 |
| 3 | PCB布線與布局 | 晶振外殼接地 |
| 4 | PCB布線與布局 | 時鐘布線經連接配接器輸出時，連接配接器上的插針要在時鐘線插針周圍布滿接地插針 |
| 5 | PCB布線與布局 | 讓模拟和數字電路分别擁有自己的電源和地線通路，在可能的情況下，應盡量加寬這兩部分電路的電源與地線或采用分開的電源層與接地層，以便減小電源與地線回路的阻抗，減小任何可能在電源與地線回路中的幹擾電壓 |
| 6 | PCB布線與布局 | 單獨工作的PCB的模拟地和數字地可在系統接地點附近單點彙接，如電源電壓一緻，模拟和數字電路的電源在電源入口單點彙接，如電源電壓不一緻，在兩電源較近處并一1~2nf的電容，給兩電源間的信号傳回電流提供通路 |
| 7 | PCB布線與布局 | 如果PCB是插在主機闆上的，則主機闆的模拟和數字電路的電源和地也要分開，模拟地和數字地在主機闆的接地處接地，電源在系統接地點附近單點彙接，如電源電壓一緻，模拟和數字電路的電源在電源入口單點彙接，如電源電壓不一緻，在兩電源較近處并一1~2nf的電容，給兩電源間的信号傳回電流提供通路 |
| 8 | PCB布線與布局 | 當高速、中速和低速數字電路混用時，在印制闆上要給它們配置設定不同的布局區域 |
| 9 | PCB布線與布局 | 對低電平模拟電路和數字邏輯電路要盡可能地分離 |
| 10 | PCB布線與布局 | 多層印制闆設計時電源平面應靠近接地平面，并且安排在接地平面之下。 |
| 11 | PCB布線與布局 | 多層印制闆設計時布線層應安排與整塊金屬平面相鄰 |
| 12 | PCB布線與布局 | 多層印制闆設計時把數字電路和模拟電路分開，有條件時将數字電路和模拟電路安排在不同層内。如果一定要安排在同層，可采用開溝、加接地線條、分隔等方法補救。模拟的和數字的地、電源都要分開，不能混用 |
| 13 | PCB布線與布局 | 時鐘電路和高頻電路是主要的幹擾和輻射源，一定要單獨安排、遠離敏感電路 |
| 14 | PCB布線與布局 | 注意長線傳輸過程中的波形畸變 |
| 15 | PCB布線與布局 | 減小幹擾源和敏感電路的環路面積，最好的辦法是使用雙絞線和屏蔽線，讓信号線與接地線（或載流回路）扭絞在一起，以便使信号與接地線（或載流回路）之間的距離最近 |
| 16 | PCB布線與布局 | 增大線間的距離，使得幹擾源與受感應的線路之間的互感盡可能地小 |
| 17 | PCB布線與布局 | 如有可能，使得幹擾源的線路與受感應的線路呈直角（或接近直角）布線，這樣可大大降低兩線路間的耦合 |
| 18 | PCB布線與布局 | 增大線路間的距離是減小電容耦合的最好辦法 |
| 19 | PCB布線與布局 | 在正式布線之前，首要的一點是将線路分類。主要的分類方法是按功率電平來進行，以每30dB功率電平分成若幹組 |
| 20 | PCB布線與布局 | 不同分類的導線應分别捆紮，分開敷設。對相鄰類的導線，在采取屏蔽或扭絞等措施後也可歸在一起。分類敷設的線束間的最小距離是50~75mm |
| 21 | PCB布線與布局 | 電阻布局時，放大器、上下拉和穩壓整流電路的增益控制電阻、偏置電阻（上下拉）要盡可能靠近放大器、有源器件及其電源和地以減輕其去耦效應（改善瞬态響應時間）。 |
| 22 | PCB布線與布局 | 旁路電容靠近電源輸入處放置 |
| 23 | PCB布線與布局 | 去耦電容置于電源輸入處。盡可能靠近每個IC |
| 24 | PCB布線與布局 | PCB基本特性 阻抗：由銅和橫切面面積的品質決定。具體為：1盎司0.49毫歐/機關面積 電容：C=EoErA/h，Eo：自由空間介電常數，Er：PCB基體介電常數，A：電流到達的範圍，h：走線間距 電感：平均分布在布線中，約為1nH/m 盎司銅線來講，在0.25mm(10mil)厚的FR4碾壓下，位于地線層上方的）0.5mm寬，20mm長的線能産生9.8毫歐的阻抗，20nH的電感及與地之間1.66pF的耦合電容。 |
| 25 | PCB布線與布局 | PCB布線基本方針：增大走線間距以減少電容耦合的串擾；平行布設電源線和地線以使PCB電容達到最佳；将敏感高頻線路布設在遠離高噪聲電源線的位置；加寬電源線和地線以減少電源線和地線的阻抗； |
| 26 | PCB布線與布局 | 分割：采用實體上的分割來減少不同類型信号線之間的耦合，尤其是電源與地線 |
| 27 | PCB布線與布局 | 局部去耦：對于局部電源和IC進行去耦，在電源輸入口與PCB之間用大容量旁路電容進行低頻脈動濾波并滿足突發功率要求，在每個IC的電源與地之間采用去耦電容，這些去耦電容要盡可能接近引腳。 |
| 28 | PCB布線與布局 | 布線分離：将PCB同一層内相鄰線路之間的串擾和噪聲耦合最小化。采用3W規範處理關鍵信号通路。 |
| 29 | PCB布線與布局 | 保護與分流線路：對關鍵信号采用兩面地線保護的措施，并保證保護線路兩端都要接地 |
| 30 | PCB布線與布局 | 單層PCB：地線至少保持1.5mm寬，跳線和地線寬度的改變應保持最低 |
| 31 | PCB布線與布局 | 雙層PCB：優先使用地格栅/點陣布線，寬度保持1.5mm以上。或者把地放在一邊，信号電源放在另一邊 |
| 32 | PCB布線與布局 | 保護環：用地線圍成一個環形，将保護邏輯圍起來進行隔離 |
| 33 | PCB布線與布局 | PCB電容：多層闆上由于電源面和地面絕緣薄層産生了PCB電容。其優點是據有非常高的頻率響應和均勻的分布在整個面或整條線上的低串連電感。等效于一個均勻分布在整闆上的去耦電容。 |
| 34 | PCB布線與布局 | 高速電路和低速電路：高速電路要使其接近接地面，低速電路要使其接近于電源面。 地的銅填充：銅填充必須確定接地。 |
| 35 | PCB布線與布局 | 相鄰層的走線方向成正交結構，避免将不同的信号線在相鄰層走成同一方向，以減少不必要的層間竄擾；當由于闆結構限制（如某些背闆）難以避免出現該情況，特别是信号速率較高時，應考慮用地平面隔離各布線層，用地信号線隔離各信号線； |
| 36 | PCB布線與布局 | 不允許出現一端浮空的布線，為避免“天線效應”。 |
| 37 | PCB布線與布局 | 阻抗比對檢查規則：同一網格的布線寬度應保持一緻，線寬的變化會造成線路特性阻抗的不均勻，當傳輸的速度較高時會産生反射，在設計中應避免這種情況。在某些條件下，可能無法避免線寬的變化，應該盡量減少中間不一緻部分的有效長度。 |
| 38 | PCB布線與布局 | 防止信号線在不同層間形成自環，自環将引起輻射幹擾。 |
| 39 | PCB布線與布局 | 短線規則：布線盡量短，特别是重要信号線，如時鐘線，務必将其振蕩器放在離器件很近的地方。 |
| 40 | PCB布線與布局 | 倒角規則：PCB設計中應避免産生銳角和直角，産生不必要的輻射，同時工藝性能也不好，所有線與線的夾角應大于135度 |
| 41 | PCB布線與布局 | 濾波電容焊盤到連接配接盤的線線應采用0.3mm的粗線連接配接，互連長度應≤1.27mm。 |
| 42 | PCB布線與布局 | 一般情況下，将高頻的部分設在接口部分，以減少布線長度。同時還要考慮到高/低頻部分地平面的分割問題，通常采用将二者的地分割，再在接口處單點相接。 |
| 43 | PCB布線與布局 | 對于導通孔密集的區域，要注意避免在電源和地層的挖空區域互相連接配接，形成對平面層的分割，進而破壞平面層的完整性，并進而導緻信号線在地層的回路面積增大。 |
| 44 | PCB布線與布局 | 電源層投影不重疊準則：兩層闆以上（含）的PCB闆，不同電源層在空間上要避免重疊，主要是為了減少不同電源之間的幹擾，特别是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設法避免，難以避免時可考慮中間隔地層。 |
| 45 | PCB布線與布局 | 3W規則：為減少線間竄擾，應保證線間距足夠大，當線中心距不少于3倍線寬時，則可保持70%的電場不互相幹擾，如要達到98%的電場不互相幹擾，可使用10W規則。 |
| 46 | PCB布線與布局 | 20H準則：以一個H(電源和地之間的媒體厚度)為機關，若内縮20H則可以将70%的電場限制在接地邊沿内，内縮 1000H則可以将98%的電場限制在内。 |
| 47 | PCB布線與布局 | 五五準則：印制闆層數選擇規則，即時鐘頻率到5MHZ或脈沖上升時間小于5ns，則PCB闆須采用多層闆，如采用雙層闆，最好将印制闆的一面做為一個完整的地平面 |
| 48 | PCB布線與布局 | 混合信号PCB分區準則：1将PCB分區為獨立的模拟部分和數字部分；2将A/D轉換器跨分區放置；3不要對地進行分割，在電路闆的模拟部分和數字部分下面設統一地；4在電路闆的所有層中，數字信号隻能在電路闆的數字部分布線，模拟信号隻能在電路闆的模拟部分布線；5實作模拟電源和數字電源分割；6布線不能跨越分割電源面之間的間隙；7必須跨越分割電源之間間隙的信号線要位于緊鄰大面積地的布線層上；8分析傳回地電流實際流過的路徑和方式； |
| 49 | PCB布線與布局 | 多層闆是較好的闆級EMC防護設計措施，推薦優選。 |
| 50 | PCB布線與布局 | 信号電路與電源電路各自獨立的接地線，最後在一點公共接地，二者不宜有公用的接地線。 |
| 51 | PCB布線與布局 | 信号回流地線用獨立的低阻抗接地回路，不可用底盤或結構架件作回路。 |
| 52 | PCB布線與布局 | 在中短波工作的裝置與大地連接配接時，接地線<1/4λ；如無法達到要求，接地線也不能為1/4λ的奇數倍。 |
| 53 | PCB布線與布局 | 強信号與弱信号的地線要單獨安排，分别與地網隻有一點相連。 |
| 54 | PCB布線與布局 | 一般裝置中至少要有三個分開的地線：一條是低電平電路地線（稱為信号地線），一條是繼電器、電動機和高電平電路地線（稱為幹擾地線或噪聲地線）；另一條是裝置使用交流電源時，則電源的安全地線應和機殼地線相連，機殼與插箱之間絕緣，但兩者在一點相同，最後将所有的地線彙集一點接地。斷電器電路在最大電流點單點接地。f<1MHz時，一點接地；f>10MHz時，多點接地；1MHz<f<10MHz時，若地線長度<1/20λ，則一點接地，否則多點接地。 |
| 55 | PCB布線與布局 | 避免地環路準則：電源線應靠近地線平行布線。 |
| 56 | PCB布線與布局 | 散熱器要與單闆内電源地或屏蔽地或保護地連接配接（優先連接配接屏蔽地或保護地），以降低輻射幹擾 |
| 57 | PCB布線與布局 | 數字地與模拟地分開，地線加寬 |
| 58 | PCB布線與布局 | 對高速、中速和低速混用時，注意不同的布局區域 |
| 59 | PCB布線與布局 | 專用零伏線，電源線的走線寬度≥1mm |
| 60 | PCB布線與布局 | 電源線和地線盡可能靠近，整塊印刷闆上的電源與地要呈“井”字形分布，以便使分布線電流達到均衡。 |
| 61 | PCB布線與布局 | 盡可能有使幹擾源線路與受感應線路呈直角布線 |
| 62 | PCB布線與布局 | 按功率分類，不同分類的導線應分别捆紮，分開敷設的線束間距離應為50～75mm。 |
| 63 | PCB布線與布局 | 在要求高的場合要為内導體提供360°的完整包裹，并用同軸接頭來保證電場屏蔽的完整性 |
| 64 | PCB布線與布局 | 多層闆：電源層和地層要相鄰。高速信号應臨近接地面，非關鍵信号則布放為靠近電源面。 |
| 65 | PCB布線與布局 | 電源：當電路需要多個電源供給時，用接地分離每個電源。 |
| 66 | PCB布線與布局 | 過孔：高速信号時，過孔産生1-4nH的電感和0.3-0.8pF的電容。是以，高速通道的過孔要盡可能最小。確定高速平行線的過孔數一緻。 |
| 67 | PCB布線與布局 | 短截線：避免在高頻和敏感的信号線路使用短截線 |
| 68 | PCB布線與布局 | 星形信号排列：避免用于高速和敏感信号線路 |
| 69 | PCB布線與布局 | 輻射型信号排列：避免用于高速和敏感線路，保持信号路徑寬度不變，經過電源面和地面的過孔不要太密集。 |
| 70 | PCB布線與布局 | 地線環路面積：保持信号路徑和它的地傳回線緊靠在一起将有助于最小化地環 |
| 71 | PCB布線與布局 | 一般将時鐘電路布置在PCB闆接受中心位置或一個接地良好的位置，使時鐘盡量靠近微處理器，并保持引線盡可能短，同時将石英晶體振蕩隻有外殼接地。 |
| 72 | PCB布線與布局 | 為進一步增強時鐘電路的可靠性，可用地線找時鐘區圈起隔離起來，在晶體振蕩器下面加大接地的面積，避免布其他信号線； |
| 73 | PCB布線與布局 | 元件布局的原則是将模拟電路部分與數字電路部分分工、将高速電路和低速電路分工，将大功率電路與小信号電路分工，、将噪聲元件與非噪聲元件分工，同時盡量縮短元件之間的引線，使互相間的幹擾耦合達到最小。 |
| 74 | PCB布線與布局 | 電路闆按功能進行分區，各分區電路地線互相并聯，一點接地。當電路闆上有多個電路單元時，應使各單元有獨立的地線回各，各單元集中一點與公共地相連,單面闆和雙面闆用單點接電源和單點接地. |
| 75 | PCB布線與布局 | 重要的信号線盡量短和粗,并在兩側加上保護地，信号需要引出時通過扁平電纜引出，并使用“地線—信号—地線”相間隔的形式。 |
| 76 | PCB布線與布局 | I/O接口電路及功率驅動電路盡量靠近印刷闆邊緣 |
| 77 | PCB布線與布局 | 除時鐘電路此，對噪聲敏感的器件及電路下面也盡量避免走線。 |
| 78 | PCB布線與布局 | 當印刷電路闆期有PCI、ISA等高速資料接口時，需注意在電路闆上按信号頻率漸進布局，即從插槽接口部位開始依次布高頻電路、中等頻率電路和低頻電路 ，使易産生幹擾的電路遠離該資料接口。 |
| 79 | PCB布線與布局 | 信号在印刷線路上的引線越短越好，最長不宜超過25cm，而且過孔數目也應盡量少。 |
| 80 | PCB布線與布局 | 在信号線需要轉折時，使用45度或圓弧折線布線，避免使用90度折線，以減小高頻信号的反射。 |
| 81 | PCB布線與布局 | 布線時避免90度折線，減少高頻噪聲發射 |
| 82 | PCB布線與布局 | 注意晶振布線。晶振與單片機引腳盡量靠近，用地線把時鐘區隔離 起來，晶振外殼接地并固定 |
| 83 | PCB布線與布局 | 電路闆合理分區，如強、弱信号，數字、模拟信号。盡可能把幹擾源（如電機，繼電器）與敏感元件（如單片機）遠離 |
| 84 | PCB布線與布局 | 用地線把數字區與模拟區隔離，數字地與模拟地要分離，最後在一 點接于電源地。A/D、D/A晶片布線也以此為原則，廠家配置設定A/D、D/A晶片 引腳排列時已考慮此要求 |
| 85 | PCB布線與布局 | 單片機和大功率器件的地線要單獨接地，以減小互相幹擾。 大功率 器件盡可能放在電路闆邊緣 |
| 86 | PCB布線與布局 | 布線時盡量減少回路環的面積，以降低感應噪聲 |
| 87 | PCB布線與布局 | 布線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦 合噪聲 |
| 88 | PCB布線與布局 | IC器件盡量直接焊在電路闆上，少用IC座 |
| 89 | PCB布線與布局 | 參考點一般應設定在左邊和底邊的邊框線的交點(或延長線的交點)上或印制闆的插件上的第一個焊盤。 |
| 90 | PCB布線與布局 | 布局推薦使用25mil網格 |
| 91 | PCB布線與布局 | 總的連線盡可能的短，關鍵信号線最短 |
| 92 | PCB布線與布局 | 同類型的元件應該在X或Y方向上一緻。同一類型的有極性分立元件也要力争在X或Y方向上一緻，以便于生産和調試； |
| 93 | PCB布線與布局 | 元件的放置要便于調試和維修，大元件邊上不能放置小元件，需要調試的元件周圍應有足夠的空間。發熱元件應有足夠的空間以利于散熱。熱敏元件應遠離發熱元件。 |
| 94 | PCB布線與布局 | 雙列直插元件互相的距離要>2mm。BGA與相臨器件距離>5mm。阻容等貼片小元件互相距離>0.7mm。貼片元件焊盤外側與相臨插裝元件焊盤外側要>2mm。壓接元件周圍5mm内不可以放置插裝元器件。焊接面周圍5mm内不可以放置貼裝元件。 |
| 95 | PCB布線與布局 | 內建電路的去耦電容應盡量靠近晶片的電源腳，高頻最靠近為原則。使之與電源和地之間形成回路最短。 |
| 96 | PCB布線與布局 | 旁路電容應均勻分布在內建電路周圍。 |
| 97 | PCB布線與布局 | 元件布局時，使用同一種電源的元件應考慮盡量放在一起，以便于将來的電源分割。 |
| 98 | PCB布線與布局 | 用于阻抗比對目的的阻容器件的放置，應根據其屬性合理布局。 |
| 99 | PCB布線與布局 | 比對電容電阻的布局 要厘清楚其用法，對于多負載的終端比對一定要放在信号的最遠端進行比對。 |
| 100 | PCB布線與布局 | 比對電阻布局時候要靠近該信号的驅動端，距離一般不超過500mil。 |
| 101 | PCB布線與布局 | 調整字元，所有字元不可以上盤，要保證裝配以後還可以清晰看到字元資訊，所有字元在X或Y方向上應一緻。字元、絲印大小要統一。 |
| 102 | PCB布線與布局 | 關鍵信号線優先：電源、模拟小信号、高速信号、時鐘信号和同步信号等關鍵信号優先布線； |
| 103 | PCB布線與布局 | 環路最小規則：即信号線與其回路構成的環面積要盡可能小，環面積要盡可能小，環面積越小，對外的輻射越少，接收外界的幹擾也越小。在雙層闆設計中，在為電源留下足夠空間的情況下，應該将留下的部分用參考地填充，且增加一些必要的過孔，将雙面信号有效連接配接起來，對一些關鍵信号盡量采用地線隔離，對一些頻率較高的設計，需特别考慮其他平面信号回路問題，建議采用多層闆為宜。 |
| 104 | PCB布線與布局 | 接地引線最短準則：盡量縮短并加粗接地引線（尤其高頻電路）。對于在不同電平上工作的電路，不可用長的公共接地線。 |
| 105 | PCB布線與布局 | 内部電路如果要與金屬外殼相連時，要用單點接地，防止放電電流流過内部電路 |
| 106 | PCB布線與布局 | 對電磁幹擾敏感的部件需加屏蔽，使之與能産生電磁幹擾的部件或線路相隔離。如果這種線路必須從部件旁經過時，應使用它們成90°交角。 |
| 107 | PCB布線與布局 | 布線層應安排與整塊金屬平面相鄰。這樣的安排是為了産生通量對消作用 |
| 108 | PCB布線與布局 | 在接地點之間構成許多回路，這些回路的直徑（或接地點間距）應小于最高頻率波長的1/20 |
| 109 | PCB布線與布局 | 單面或雙面闆的電源線和地線應盡可能靠近，最好的方法是電源線布在印制闆的一面，而地線布在印制闆的另一面，上下重合，這會使電源的阻抗為最低 |
| 110 | PCB布線與布局 | 信号走線（特别是高頻信号）要盡量短 |
| 111 | PCB布線與布局 | 兩導體之間的距離要符合電氣安全設計規範的規定，電壓差不得超過它們之間空氣和絕緣媒體的擊穿電壓，否則會産生電弧。在0.7ns到10ns的時間裡，電弧電流會達到幾十A，有時甚至會超過100安培。電弧将一直維持直到兩個導體接觸短路或者電流低到不能維持電弧為止。可能産生尖峰電弧的執行個體有手或金屬物體，設計時注意識别。 |
| 112 | PCB布線與布局 | 緊靠雙面闆的位置處增加一個地平面，在最短間距處将該地平面連接配接到電路上的接地點。 |
| 113 | PCB布線與布局 | 確定每個電纜進入點離機箱地的距離在40mm(1.6英寸)以内。 |
| 114 | PCB布線與布局 | 将連接配接器外殼和金屬開關外殼都連接配接到機箱地上。 |
| 115 | PCB布線與布局 | 在薄膜鍵盤周圍放置寬的導電保護環，将環的外圍連接配接到金屬機箱上，或至少在四個拐角處連接配接到金屬機箱上。不要将該保護環與PCB地連接配接在一起。 |
| 116 | PCB布線與布局 | 使用多層PCB：相對于雙面PCB而言，地平面和電源平面以及排列緊密的信号線-地線間距能夠減小共模阻抗(common impedance)和感性耦合，使之達到雙面PCB的1/10到1/100。盡量地将每一個信号層都緊靠一個電源層或地線層。 |
| 117 | PCB布線與布局 | 對于頂層和底層表面都有元器件、具有很短連接配接線以及許多填充地的高密度PCB，可使用内層線。大多數的信号線以及電源和地平面都在内層上，因而類似于具備屏蔽功能的法拉第盒。 |
| 118 | PCB布線與布局 | 盡可能将所有連接配接器都放在電路闆一側。 |
| 119 | PCB布線與布局 | 在引向機箱外的連接配接器(容易直接被ESD擊中)下方的所有PCB層上，放置寬的機箱地或者多邊形填充地，并每隔大約13mm的距離用過孔将它們連接配接在一起。 |
| 120 | PCB布線與布局 | PCB裝配時，不要在頂層或者底層的安裝孔焊盤上塗覆任何焊料。使用具有内嵌墊圈的螺釘來實作PCB與金屬機箱/屏蔽層或接地面上支架的緊密接觸。 |
| 121 | PCB布線與布局 | 在每一層的機箱地和電路地之間，要設定相同的“隔離區”；如果可能，保持間隔距離為0.64mm(0.025英寸)。 |
| 122 | PCB布線與布局 | 電路周圍設定一個環形地防範ESD幹擾：1在電路闆整個四周放上環形地通路；2所有層的環形地寬度>2.5mm (0.1英寸)；3每隔13mm(0.5英寸)用過孔将環形地連接配接起來；4将環形地與多層電路的公共地連接配接到一起；5對安裝在金屬機箱或者屏蔽裝置裡的雙面闆來說，應該将環形地與電路公共地連接配接起來；6不屏蔽的雙面電路則将環形地連接配接到機箱地，環形地上不塗阻焊劑，以便該環形地可以充當ESD的放電棒，在環形地(所有層)上的某個位置處至少放置一個0.5mm寬(0.020英寸)的間隙，避免形成大的地環路；7如果電路闆不會放入金屬機箱或者屏蔽裝置中，在電路闆的頂層和底層機箱地線上不能塗阻焊劑，這樣它們可以作為ESD電弧的放電棒。 |
| 123 | PCB布線與布局 | 在能被ESD直接擊中的區域，每一個信号線附近都要布一條地線。 |
| 124 | PCB布線與布局 | 易受ESD影響的電路，放在PCB中間的區域，減少被觸摸的可能性。 |
| 125 | PCB布線與布局 | 信号線的長度大于300mm(12英寸)時，一定要平行布一條地線。 |
| 126 | PCB布線與布局 | 安裝孔的連接配接準則：可以與電路公共地連接配接，或者與之隔離。1金屬支架必須和金屬屏蔽裝置或者機箱一起使用時，要采用一個0Ω電阻實作連接配接。2.确定安裝孔大小來實作金屬或者塑膠支架的可靠安裝，在安裝孔頂層和底層上要采用大焊盤，底層焊盤上不能采用阻焊劑，并確定底層焊盤不采用波峰焊工藝焊接。 |
| 127 | PCB布線與布局 | 受保護的信号線和不受保護的信号線禁止并行排列。 |
| 128 | PCB布線與布局 | 複位、中斷和控制信号線的布線準則：1采用高頻濾波；2遠離輸入和輸出電路；3遠離電路闆邊緣。 |
| 129 | PCB布線與布局 | 機箱内的電路闆不安裝在開口位置或者内部接縫處。 |
| 130 | PCB布線與布局 | 對靜電最敏感的電路闆放在最中間，人工不易接觸到的部位；将對靜電敏感的器件放在電路闆最中間，人工不易接觸到的部位。 |
| 131 | PCB布線與布局 | 兩塊金屬塊之間的邦定（binding）準則：1固體邦定帶優于編織邦定帶；2邦定處不潮濕不積水；3使用多個導體将機箱内所有電路闆的地平面或地網格連接配接在一起；4確定邦定點和墊圈的寬度大于5mm。 |
| 132 | 電路設計 | 信号濾波腿耦：對每個模拟放大器電源，必需在最接近電路的連接配接處到放大器之間加去耦電容器。對數字內建電路，分組加去耦電容器。在馬達與發電機的電刷上安裝電容器旁路，在每個繞組支路上串聯R-C濾波器，在電源入口處加低通濾波等措施抑制幹擾。安裝濾波器應盡量靠近被濾波的裝置，用短的，加屏蔽的引線作耦合媒介。所有濾波器都須加屏蔽，輸入引線與輸出引線之間應隔離。 |
| 133 | 電路設計 | 各功能單闆對電源的電壓波動範圍、紋波、噪聲、負載調整率等方面的要求予以明确，二次電源經傳輸到達功能單闆時要滿足上述要求 |
| 134 | 電路設計 | 将具有輻射源特征的電路裝在金屬屏蔽内，使其瞬變幹擾最小。 |
| 135 | 電路設計 | 在電纜入口處增加保護器件 |
| 136 | 電路設計 | 每個IC的電源管腳要加旁路電容（一般為104）和平滑電容(10uF~100uF)到地，大面積IC每個角的電源管腳也要加旁路電容和平滑電容 |
| 137 | 電路設計 | 濾波器選型的阻抗失配準則：對低阻抗噪聲源，濾波器需為高阻抗（大的串聯電感）；對高阻抗噪聲源，濾波器就需為低阻抗（大的并聯電容） |
| 138 | 電路設計 | 電容器外殼、輔助引出端子與正、負極以及電路闆間必須完全隔離 |
| 139 | 電路設計 | 濾波連接配接器必須良好接地，金屬殼濾波器采用面接地。 |
| 140 | 電路設計 | 濾波連接配接器的所有針都要濾波 |
| 141 | 電路設計 | 數字電路的電磁相容設計中要考慮的是數字脈沖的上升沿和下降沿所決定的頻帶寬而不是數字脈沖的重複頻率。方形數字信号的印制闆設計帶寬定為1／πtr，通常要考慮這個帶寬的十倍頻 |
| 142 | 電路設計 | 用R－S觸發器作裝置控制按鈕與裝置電子線路之間配合的緩沖 |
| 143 | 電路設計 | 降低敏感線路的輸入阻抗有效減少引入幹擾的可能性。 |
| 144 | 電路設計 | LC濾波器 在低輸出阻抗電源和高阻抗數字電路之間，需要LC濾波器，以保證回路的阻抗比對 |
| 145 | 電路設計 | 電壓校準電路：在輸入輸出端，要加上去耦電容（比如0.1μF），旁路電容選值遵循10μF/A的标準。 |
| 146 | 電路設計 | 信号端接：高頻電路源與目的之間的阻抗比對非常重要，錯誤的比對會帶來信号回報和阻尼振蕩。過量地射頻能量則會導緻EMI問題。此時，需要考慮采用信号端接。 信号端接有以下幾種：串聯/源端接、并聯端接、 RC端接、Thevenin端接、二極管端接。 |
| 147 | 電路設計 | MCU電路： I/O引腳：空置的I/O引腳要連接配接高阻抗以便減少供電電流。且避免浮動。 IRQ引腳：在IRQ引腳要有預防靜電釋放的措施。比如采用雙向二極管、Transorbs或金屬氧化變阻器等。 複位引腳：複位引腳要有時間延時。以免上電初期MCU即被複位。 振蕩器：在滿足要求情況下，MCU使用的時鐘振蕩頻率越低越好。 讓時鐘電路、校準電路和去耦電路接近MCU放置 |
| 148 | 電路設計 | 小于10個輸出的小規模內建電路，工作頻率≤50MHZ時，至少配接一個0.1uf的濾波電容。工作頻率≥50MHZ時，每個電源引腳配接一個0.1uf的濾波電容； |
| 149 | 電路設計 | 對于中大規模內建電路，每個電源引腳配接一個0.1uf的濾波電容。對電源引腳備援量較大的電路也可按輸出引腳的個數計算配接電容的個數，每5個輸出配接一個0.1uf濾波電容。 |
| 150 | 電路設計 | 對無有源器件的區域，每6cm2至少配接一個0.1uf的濾波電容 |
| 151 | 電路設計 | 對于超高頻電路，每個電源引腳配接一個1000pf的濾波電容。對電源引腳備援量較大的電路也可按輸出引腳的個數計算配接電容的個數，每5個輸出配接一個1000pf的濾波電容 |
| 152 | 電路設計 | 高頻電容應盡可能靠近IC電路的電源引腳處。 |
| 153 | 電路設計 | 每5隻高頻濾波電容至少配接一隻一個0.1uf濾波電容； |
| 154 | 電路設計 | 每5隻10uf至少配接兩隻47uf低頻的濾波電容； |
| 155 | 電路設計 | 每100cm2範圍内，至少配接1隻220uf或470uf低頻濾波電容； |
| 156 | 電路設計 | 每個子產品電源出口周圍應至少配置2隻220uf或470uf電容，如空間允許，應适當增加電容的配置數量； |
| 157 | 電路設計 | 脈沖與變壓器隔離準則：脈沖網絡和變壓器須隔離，變壓器隻能與去耦脈沖網絡連接配接，且連接配接線最短。 |
| 158 | 電路設計 | 在開關和閉合器的開閉過程中，為防止電弧幹擾，可以接入簡單的RC網絡、電感性網絡，并在這些電路中加入一高阻、整流器或負載電阻之類，如果還不行，就将輸入和載出引線進行屏蔽。此外，還可以在這些電路中接入穿心電容。 |
| 159 | 電路設計 | 退耦、濾波電容須按照高頻等效電路圖來分析其作用。 |
| 160 | 電路設計 | 各功能單闆電源引進處要采用合适的濾波電路，盡可能同時濾除差模噪聲和共模噪聲，噪聲洩放地與工作地特别是信号地要分開，可考慮使用保護地；內建電路的電源輸入端要布置去耦電容，以提高抗幹擾能力 |
| 161 | 電路設計 | 明确各單闆最高工作頻率，對工作頻率在160MHz（或200 MHz）以上的器件或部件采取必要的屏蔽措施，以降低其輻射幹擾水準和提高抗輻射幹擾的能力 |
| 162 | 電路設計 | 如有可能在控制線（于印刷闆上）的入口處加接R-C去耦，以便消除傳輸中可能出現的幹擾因素。 |
| 163 | 電路設計 | 用R-S觸發器做按鈕與電子線路之間配合的緩沖 |
| 164 | 電路設計 | 在次級整流回路中使用快恢複二極管或在二極管上并聯聚酯薄膜電容器 |
| 165 | 電路設計 | 對半導體開關波形進行“修整” |
| 166 | 電路設計 | 降低敏感線路的輸入阻抗 |
| 167 | 電路設計 | 如有可能在敏感電路采用平衡線路作輸入，利用平衡線路固有的共模抑制能力克服幹擾源對敏感線路的幹擾 |
| 168 | 電路設計 | 将負載直接接地的方式是不合适 |
| 169 | 電路設計 | 注意在IC近端的電源和地之間加旁路去耦電容（一般為104） |
| 170 | 電路設計 | 如有可能，敏感電路采用平衡線路作輸入，平衡線路不接地 |
| 171 | 電路設計 | 繼電器線圈增加續流二極管，消除斷開線圈時産生的反電動勢幹擾。僅加 續流二極管會使繼電器的斷開時間滞後，增加穩壓二極管後繼電器在機關時間内可 動作更多的次數 |
| 172 | 電路設計 | 在繼電器接點兩端并接火花抑制電路（一般是RC串聯電路，電阻一般選幾K 到幾十K，電容選0.01uF），減小電火花影響 |
| 173 | 電路設計 | 給電機加濾波電路，注意電容、電感引線要盡量短 |
| 174 | 電路設計 | 電路闆上每個IC要并接一個0.01μF～0.1μF高頻電容，以減小IC對電源的 影響。注意高頻電容的布線，連線應靠近電源端并盡量粗短，否則，等于增大了電 容的等效串聯電阻，會影響濾波效果 |
| 175 | 電路設計 | 可控矽兩端并接RC抑制電路，減小可控矽産生的噪聲（這個噪聲嚴重時可能 會把可控矽擊穿的） |
| 176 | 電路設計 | 許多單片機對電源噪聲很敏感,要給單片機電源加濾波電路 或穩壓器，以減小電源噪聲對單片機的幹擾。比如，可以利用磁珠和電容 組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠 |
| 177 | 電路設計 | 如果單片機的I/O口用來控制電機等噪聲器件，在I/O口與噪聲源之 間應加隔離（增加π形濾波電路）。 控制電機等噪聲器件，在I/O口與噪聲源之 間應加隔離（增加π形濾波電路）。 |
| 178 | 電路設計 | 在單片機I/O口，電源線，電路闆連接配接線等關鍵地方使用抗幹擾元件 如磁珠、磁環、電源濾波器，屏蔽罩，可顯著提高電路的抗幹擾性能 |
| 179 | 電路設計 | 對于單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置 端在不改變系統邏輯的情況下接地或接電源 |
| 180 | 電路設計 | 對單片機使用電源監控及看門狗電路，如：IMP809，IMP706，IMP813， X25043，X25045等，可大幅度提高整個電路的抗幹擾性能。 |
| 181 | 電路設計 | 在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字 電路 |
| 182 | 電路設計 | 如有可能，在PCB闆的接口處加RC低通濾波器或EMI抑制元件（如磁珠、信号濾波器等），以消除連接配接線的幹擾；但是要注意不要影響有用信号的傳輸 |
| 183 | 電路設計 | 時鐘輸出布線時不要采用向多個部件直接串行地連接配接〔稱為菊花式連接配接〕；而應該經緩存器分别向其它多個部件直接提供時鐘信号 |
| 184 | 電路設計 | 延伸薄膜鍵盤邊界使之超出金屬線12mm，或者用塑膠切口來增加路徑長度。 |
| 185 | 電路設計 | 在靠近連接配接器的地方，要将連接配接器上的信号用一個L-C或者磁珠-電容濾波器接到連接配接器的機箱地上。 |
| 186 | 電路設計 | 在機箱地和電路公共地之間加入一個磁珠。 |
| 187 | 電路設計 | 電子裝置内部的電源配置設定系統是遭受ESD電弧感性耦合的主要對象，電源配置設定系統防ESD措施：1将電源線和相應的回路線緊密絞合在一起；2在每一根電源線進入電子裝置的地方放一個磁珠；3在每一個電源管腳和緊靠電子裝置機箱地之間放一個瞬流抑制器、金屬氧化壓敏電阻(MOV)或者1kV高頻電容；4最好在PCB上布置專門的電源和地平面，或者緊密的電源和地栅格，并采用大量旁路和去耦電容。 |
| 188 | 電路設計 | 在接收端放置串聯的電阻和磁珠，對易被ESD擊中的電纜驅動器，也可在驅動端放置串聯的電阻或磁珠。 |
| 189 | 電路設計 | 在接收端放置瞬态保護器。1用短而粗的線(長度小于5倍寬度，最好小于3倍寬度)連接配接到機箱地。2從連接配接器出來的信号線和地線要直接接到瞬态保護器，然後才能接電路的其它部分。 |
| 190 | 電路設計 | 在連接配接器處或者離接收電路25mm(1.0英寸)的範圍内，放置濾波電容。1用短而粗的線連接配接到機箱地或者接收電路地(長度小于5倍寬度，最好小于3倍寬度)。2信号線和地線先連接配接到電容再連接配接到接收電路。 |
| 191 | 機殼 | 金屬機箱上，開口最大直徑≤λ/20，λ為機内外最高頻電磁波的波長；非金屬機箱在電磁相容設計上視同為無防護。 |
| 192 | 機殼 | 屏蔽體的接縫數最少；屏蔽體的接縫處，多接點彈簧壓頂接觸法具有較好的電連續性；通風孔D<3mm，這個孔徑能有效避免較大的電磁洩露或進入；屏蔽開口處（如通風口）用細銅網或其它适當的導電材料封堵；通風孔金屬網如須經常取下，可用螺釘或螺栓沿孔口四周固定，但螺釘間距<25mm以保持連續線接觸 |
| 193 | 機殼 | f>1MHz，0.5mm厚的任何金屬闆屏蔽體，都将場強減弱99%；當f>10MHz，0.1mm的銅皮屏蔽體将場強減弱99%以上；f>100MHz，絕緣體表面的鍍銅層或鍍銀層就是良好的屏蔽體。但需注意，對塑膠外殼，内部噴覆金屬塗層時，國内的噴塗工藝不過關，塗層顆粒間連續導通效果不佳，導通阻抗較大，應重視其噴塗不過關的負面效果。 |
| 194 | 機殼 | 整機保護地連接配接處不塗絕緣漆，要保證與保護地電纜可靠的金屬接觸，避免僅僅依靠螺絲螺紋做接地連接配接的錯誤方式 |
| 195 | 機殼 | 建立完善的屏蔽結構，帶有接地的金屬屏蔽殼體可将放電電流釋放到地 |
| 196 | 機殼 | 建立一個擊穿電壓為20kV的抗ESD環境；利用增加距離來保護的措施都是有效的。 |
| 197 | 機殼 | 電子裝置與下列各項之間的路徑長度超過20mm，包括接縫、通風口和安裝孔在内任何使用者操作者能夠接觸到的點，可以接觸到的未接地金屬，如緊固件、開關、操縱杆和訓示器。 |
| 198 | 機殼 | 在機箱内用聚脂薄膜帶來覆寫接縫以及安裝孔，這樣延伸了接縫/過孔的邊緣，增加了路徑長度。 |
| 199 | 機殼 | 用金屬帽或者屏蔽塑膠防塵蓋罩住未使用或者很少使用的連接配接器。 |
| 200 | 機殼 | 使用帶塑膠軸的開關和操縱杆，或将塑膠搖桿/套子放在上面來增加路徑長度。避免使用帶金屬固定螺絲的搖桿。 |
| 201 | 機殼 | 将LED和其它訓示器裝在裝置内孔裡，并用帶子或者蓋子将它們蓋起來，進而延伸孔的邊沿或者使用導管來增加路徑長度。 |
| 202 | 機殼 | 将散熱器靠近機箱接縫，通風口或者安裝孔的金屬部件上的邊和拐角要做成圓弧形狀。 |
| 203 | 機殼 | 塑膠機箱中，靠近電子裝置或者不接地的金屬緊固件不能突出在機箱中。 |
| 204 | 機殼 | 高支撐腳使裝置遠離桌面或地面可以解決桌面/地面或者水準耦合面的間接ESD耦合問題。 |
| 205 | 機殼 | 在薄膜鍵盤電路層周圍塗上粘合劑或密封劑。 |
| 206 | 機殼 | 機箱結合點和邊緣防護準則：結合點和邊緣很關鍵，在機箱箱體接合處，要使用耐高壓矽樹脂或者墊圈實作密閉、防ESD、防水和防塵。 |
| 207 | 機殼 | 不接地機箱至少應該具有20kV的擊穿電壓(規則A1到A9)；而對接地機箱，電子裝置至少要具備1500V擊穿電壓以防止二級電弧，并且要求路徑長度大于等于2.2mm。 |
| 208 | 機殼 | 機箱用以下屏蔽材料制作：金屬闆；聚酯薄膜/銅或者聚酯薄膜/鋁壓闆；具有焊接結點的熱成型金屬網；熱成型金屬化的纖維墊子(非編織)或者織物(編織)；銀、銅或者鎳塗層；鋅電弧噴塗；真空金屬處理；無電電鍍；塑膠中加入導體填充材料； |
| 209 | 機殼 | 屏蔽材料防電化學腐蝕準則：互相接觸的部件彼此之間的電勢 (EMF)<0.75V。如果在一個鹽性潮濕環境中，那麼彼此之間的電勢必須<0.25V。陽極(正極)部件的尺寸應該大于陰極(負極)部件。 |
| 210 | 機殼 | 用縫隙寬度5倍以上的屏蔽材料疊合在接縫處。 |
| 211 | 機殼 | 在屏蔽層與箱體之間每隔20mm(0.8英寸)的距離通過焊接、緊固件等方式實作電連接配接。 |
| 212 | 機殼 | 用墊圈實作縫隙的橋接，消除開槽并且在縫隙之間提供導電通路。 |
| 213 | 機殼 | 避免屏蔽材料中出現直拐角以及過大的彎角。 |
| 214 | 機殼 | 孔徑≤20mm以及槽的長度≤20mm。相同開口面積條件下，優先采取開孔而不是開槽。 |
| 215 | 機殼 | 如果可能，用幾個小的開口來代替一個大的開口，開口之間的間距盡量大。 |
| 216 | 機殼 | 對接地裝置，在連接配接器進入的地方将屏蔽層和機箱地連接配接在一起；對未接地(雙重隔離)裝置，将屏蔽材料同開關附近的電路公共地連接配接起來。 |
| 217 | 機殼 | 盡可能讓電纜進入點靠近面闆中心，而不是靠近邊緣或者拐角的位置。 |
| 218 | 機殼 | 在屏蔽裝置中排列的各個開槽與ESD電流流過的方向平行而不是垂直。 |
| 219 | 機殼 | 在安裝孔的位置使用帶金屬支架的金屬片來充當附加的接地點，或者用塑膠支架來實作絕緣和隔離。 |
| 220 | 機殼 | 在塑膠機箱上的控制台和鍵盤位置處安裝局部屏蔽裝置來阻止ESD： |
| 221 | 機殼 | 電源連接配接器和引向外部的連接配接器的位置，要連接配接到機箱地或者電路公共地。 |
| 222 | 機殼 | 在塑膠中使用聚酯薄膜/銅或者聚酯薄膜/鋁壓闆，或者使用導電塗層或導電填充物。 |
| 223 | 機殼 | 在鋁闆上使用薄的導電鉻化鍍層或者鉻酸鹽塗層 ，但不能采用陽極電鍍。 |
| 224 | 機殼 | 在塑膠中要使用導電填充材料。注意鑄型部件表面通常有樹脂材料，很難實作低電阻的連接配接。 |
| 225 | 機殼 | 在鋼材料上使用薄的導電鉻酸鹽塗層。 |
| 226 | 機殼 | 讓清潔整齊的金屬表面直接接觸而不要依靠螺釘來實作金屬部件的連接配接。 |
| 227 | 機殼 | 沿整個外圍用屏蔽塗層(铟錫氧化物、铟氧化物和錫氧化物等)将顯示器與機箱屏蔽裝置連接配接在一起。 |
| 228 | 機殼 | 在操作者常接觸的位置處，要提供一個到地的抗靜電(弱導電)路徑，比如鍵盤上的空格鍵。 |
| 229 | 機殼 | 要讓操作員很難産生到金屬闆邊緣或角的電弧放電。電弧放電到這些點會比電弧放電到金屬闆中心導緻更多間接ESD的影響。 |
| 230 | 其他 | 顯示視窗的屏蔽防護準則：1加裝屏蔽防護窗；2對外電路部分與機内的電路連接配接通過濾波器件相連。 |
| 231 | 其他 | 按鍵視窗防護準則： |
| 232 | 器件選型 | 電容器盡量選擇貼片電容，引線電感小。 |
| 233 | 器件選型 | 穩定電源的供電旁路電容，選擇電解電容 |
| 234 | 器件選型 | 交流耦合及電荷存儲用電容器選擇聚四氟乙烯電容器或其它聚脂型(聚丙烯、聚苯乙烯等)電容器。 |
| 235 | 器件選型 | 高頻電路退耦用單片陶瓷電容器 |
| 236 | 器件選型 | 電容選擇的标準是： 盡可能低的ESR電容； 盡可能高的電容的諧振頻率值； |
| 237 | 器件選型 | 鋁電解電容器應當避免在下述情況下使用： a、高溫(溫度超過最高使用溫度) b、過流(電流超過額定紋波電流),施加紋波電流超過額定值後，會導緻電容器體過熱，容量下降，壽命縮短。 c、過壓(電壓超過額定電壓),當電容器上所施加電壓高於額定工作電壓時，電容器的漏電流将上升，其電氧物性将在短期内劣化直至損壞。 d、施加反向電壓或交流電壓，當值流鋁電解電容器按反極性接入電路時，電容器會導緻電子線路短路，由此産生的電流會引緻電容器損壞。若電路中有可能在負引線施加正極電壓，請選無極性産品。 e、使用於反複多次急劇充放電的電路中，當正常電容器被用作快速充電用途。其使用壽命可能會因為容量下降，溫度急劇上升等而縮減。 |
| 238 | 器件選型 | 隻有在屏蔽機箱上才有必要使用濾波連接配接器 |
| 239 | 器件選型 | 選用濾波器連接配接器時，除了要選用普通連接配接器時要考慮的因素外，還應考慮濾波器的截止頻率。當連接配接器中各芯線上傳輸的信号頻率不同時，要以頻率最高的信号為基準來确定截止頻率 |
| 240 | 器件選型 | 封裝盡可能選擇表貼 |
| 241 | 器件選型 | 電阻選擇首選碳膜，其次金屬膜，因功率原因需選線繞時，一定要考慮其電感效應 |
| 242 | 器件選型 | 電容選擇應注意鋁電解電容、钽電解電容适用于低頻終端；陶制電容适合于中頻範圍（從KHz到MHz）；陶制和雲母電容适合于甚高頻和微波電路；盡量選用低ESR（等效串聯電阻）電容 |
| 243 | 器件選型 | 旁路電容選擇電解電容，容值選10-470PF，主要取決于PCB闆上的瞬态電流需求 |
| 244 | 器件選型 | 去耦電容應選擇陶瓷電容，容值選旁路電容的1/100或1/1000。取決于最快信号的上升時間和下降時間。比如100MHz取10nF，33MHz取4.7-100nF，選擇ESR值小于1歐姆 選擇NPO（锶钛酸鹽電媒體）用作50MHz以上去耦，選擇Z5U（鋇钛酸鹽）用作低頻去耦，最好是選擇相差兩個數量級的電容并聯去耦 |
| 245 | 器件選型 | 電感選用時，選擇閉環優于開環，開環時選擇繞軸式優于棒式或螺線管式。選擇鐵磁芯應用于低頻場合，選擇鐵氧體磁心應用于高頻場合 |
| 246 | 器件選型 | 鐵氧體磁珠 高頻衰減10dB |
| 247 | 器件選型 | 鐵氧體夾 MHz頻率範圍的共模（CM）、差模（DM）衰減達10-20dB |
| 248 | 器件選型 | 二極管選用： 肖特基二極管：用于快速瞬态信号和尖脈沖保護； 齊納二極管：用于ESD（靜電放電）保護；過電壓保護；低電容高資料率信号保護 瞬态電壓抑制二極管（TVS）：ESD激發瞬時高壓保護，瞬時尖脈沖消減 變阻二極管：ESD保護；高壓和高瞬态保護 |
| 249 | 器件選型 | 內建電路： 選用 CMOS器件尤其是高速器件有動态功率要求，需要采取去耦措施以便滿足其瞬時功率要求。 高頻環境中，引腳會形成電感，數值約為1nH/1mm，引腳末端也會向後呈小電容效應，大約有4pF。表貼器件有利于EMI性能，寄生電感和電容值分别為0.5nH和0.5pF。 放射狀引腳優于軸向平行引腳； TTL與CMOS混合電路因為開關保持時間不同，會産生時鐘、有用信号和電源的諧波，是以最好選擇同系列邏輯電路。 未使用的CMOS器件引腳，要通過串聯電阻接地或者接電源。 |
| 250 | 器件選型 | 濾波器的額定電流值取實際工作電流值的1.5倍。 |
| 251 | 器件選型 | 電源濾波器的選擇：依據理論計算或測試結果，電源濾波器應達到的插損值為IL，實際選型時應選擇插損為IL+20dB大小的電源濾波器。 |
| 252 | 器件選型 | 交流濾波器和支流濾波器在實際産品中不可替換使用，臨時性樣機中，可以用交流濾波器臨時替代直流濾波器使用；但直流濾波器絕對不可用于交流場合，直流濾波器對地電容的濾波截止頻率較低，交流電流會在其上産生較大損耗。 |
| 253 | 器件選型 | 避免使用靜電敏感器件，選用器件的靜電敏感度一般不低于2000V，否則要仔細推敲、設計抗靜電的方法。在結構方面，要實作良好的地氣連接配接及采取必要的絕緣或屏蔽措施，提高整機的抗靜電能力 |
| 254 | 器件選型 | 帶屏蔽的雙絞線，信号電流在兩根内導線上流動，噪聲電流在屏蔽層裡流動，是以消除了公共阻抗的耦合，而任何幹擾将同時感應到兩根導線上，使噪聲相消 |
| 255 | 器件選型 | 非屏蔽雙絞線抵禦靜電耦合的能力差些。但對防止磁場感應仍有很好作用。非屏蔽雙絞線的屏蔽效果與機關長度的導線扭絞次數成正比 |
| 256 | 器件選型 | 同軸電纜有較均勻的特性阻抗和較低的損耗，使從直流到甚高頻都有較好特性。 |
| 257 | 器件選型 | 凡是能不用高速邏輯電路的地方就不要用高速邏輯電路 |
| 258 | 器件選型 | 在選擇邏輯器件時，盡量選上升時間比5ns長的器件，不要選比電路要求時序快的邏輯器件 |
| 259 | 系統 | 多個裝置相連為電氣系統時，為消除地環路電源引起的幹擾，采用隔離變壓器、中和變壓器、光電耦合器和差動放大器共模輸入等措施來隔離。 |
| 260 | 系統 | 識别幹擾器件和幹擾電路：在啟停或運作狀态下，電壓變化率dV/dt、電流變化率di/dt較大的器件或電路，為幹擾器件或幹擾電路。 |
| 261 | 系統 | 在薄膜鍵盤電路和與其相對的鄰近電路之間放置一個接地的導電層。 |
| 262 | 線纜與接插件 | PCB布線與布局隔離準則：強弱電流隔離、大小電壓隔離，高低頻率隔離、輸入輸出隔離、數字模拟隔離、輸入輸出隔離，分界标準為相差一個數量級。隔離方法包括：屏蔽其中一個或全部獨立屏蔽、空間遠離、地線隔開。 |
| 263 | 線纜與接插件 | 無屏蔽的帶狀電纜。最佳接線方式是信号與地線相間，稍次的方法是一根地、兩根信号再一根地依次類推，或專用一塊接地平闆 |
| 264 | 線纜與接插件 | 信号電纜屏蔽準則：1強幹擾信号傳輸使用雙絞線或專用外屏蔽雙絞線。2直流電源線應用屏蔽線；3交流電源線應用扭絞線；4所有進入屏蔽區的信号線/電源線均須經過濾波。5一切屏蔽線（套）兩端應與地有良好的接觸，隻要不産生有害接地環路，所有電纜屏蔽套都應兩端接地，對非常長的電纜，則中間也應有接地點。6在靈敏的低電平電路中，以消除接地環路中可能産生的幹擾，對每電路都應有各自隔離和屏蔽好接地線。 |
| 265 | 線纜與接插件 | 屏蔽線緊貼金屬底闆準則：所有帶屏蔽層的電纜宜緊貼金屬闆安放，防止磁場穿過金屬地闆和屏蔽線外皮構成的回路 |
| 266 | 線纜與接插件 | 印刷電路的插頭也要多安排一些零伏線作為線間隔離 |
| 267 | 線纜與接插件 | 減小幹擾和敏感電路的環路面積最好辦法是使用雙絞線和屏蔽線 |
| 268 | 線纜與接插件 | 雙絞線在低于100KHz下使用非常有效，高頻下因特性阻抗不均勻及由此造成的波形反射而受到限制 |