關于STM32GPIO按鍵上下拉配置的認識

　　說真的，後知後覺這個問題還是有點值得研究的，一開始學習我用的闆子在按鍵子產品電路中GPIO輸入腳是有外部上下拉電阻的，如下圖所示：當KEY1接V3.3，在其後為它接一個下拉電阻，可以保證按下按鍵輸入高電平有效，相反KEY2、3、4則為輸入低電平有效

　　是以自然不需要考慮什麼IO口的上下拉問題，最最坑的一點是自己将上下拉簡單了解為了是否接有上下拉電阻，并沒有深層次去考究鑽研這個問題，進而也就導緻了自己在碰到别人程式時産生了疑惑，它的原理圖中都沒有上下拉電阻，為什麼軟體配置的時候要設定為下拉啊，于是我就開始對照兩者的不同，這時疑惑也就更多了。現在我将自己整理别人和自己了解所得分享出來，希望有和我有着相同疑惑的人能清晰認識關于GPIO口的上下拉配置問題，由此引申到之後更多的電路設計或者軟體編寫，也能有所啟示。

　　其實，上拉電阻的目的是為了保證在無信号輸入時輸入端的電平為高電平。而在信号輸入為低電平是輸入端的電平應該也為低電平。如果沒有上拉電阻，在沒有外界輸入的情況下輸入端是懸空的，它的電平是未知的無法保證的，上拉電阻就是為了保證無信号輸入時輸入端的電平為高電平，同樣還有下拉電阻它是為了保證無信号輸入時輸入端的電平為低電平。不知道自己有沒有講清楚，現在附上自己搜尋的參考連結吧。

1.https://blog.csdn.net/xuw_xy/article/details/95514042

2.http://bbs.eeworld.com.cn/thread-1070283-1-1.html

想簡單了解的朋友，隻需要知道我最後寫的意思是什麼就可以了，想深究一下的話可以看一下連結内容，自己也可以搜尋相關知識！

　　

發表于 2019-08-02 17:53 CoLaSwAg 閱讀(...) 評論(...) 編輯 收藏

重新整理評論重新整理頁面傳回頂部