1.描述接口邏輯的模型。
2.包括 netlist spef sdc def
3.所有以上檔案隻描述和接口相關的邏輯，其他邏輯一概排除
3.用于STA/PR/DC的hierachical flow,相對于ETM model,更精确，ETM 隻包含接口的timing arc資訊，無法精确的進行cross talk 分析
4.XILM 包含接口的耦合電容資訊，可用于精确的cross talk 分析
5.ILM模型可以在設計實作的任何一個已map 階段提取，如：可以在Genus syn_map 之後提取，也可以在PrePlace, PreCts, PostCts, PostRoute 之後的任何一個階段提取。不同階段提取的ILM 模型的精度不同，适用場景不同。
6.Genus 用ILM 模型做hierarchical 綜合的流程非常簡單明了，如下圖所示，如果目前沒有sub module 的ILM 模型，可以先用Genus 對sub module 進行綜合，并用指令 "generate_ilm" 生産一個ilm 模型；然後再綜合上一層設計，在綜合父級設計時關鍵的指令隻有兩個 " read_ilm " 跟 " assemble_design "。
7.